IEC 60191-3-1999 Mechanical standardization of semiconductor devices - Part 3 General rules for the preparation of outline drawings of integrated circuits《半导体器件的机械标准化 第3部分 集成电路外形图绘制的一般规则》.pdf

1、NORME INTERNATIONALE CEI IEC INTERNATIONAL STANDARD 60191-3 Deuxime dition Second edition 1999-10 Normalisation mcanique des dispositifs semiconducteurs Partie 3: Rgles gnrales pour la prparation des dessins dencombrement des circuits intgrs Mechanical standardization of semiconductor devices Part 3

2、 General rules for the preparation of outline drawings of integrated circuits Numro de rfrence Reference number CEI/IEC 60191-3:1999Numros des publications Depuis le 1er janvier 1997, les publications de la CEI sont numrotes partir de 60000. Publications consolides Les versions consolides de certai

3、nes publications de la CEI incorporant les amendements sont disponibles. Par exemple, les numros ddition 1.0, 1.1 et 1.2 indiquent respectivement la publication de base, la publication de base incorporant lamendement 1, et la publication de base incorporant les amendements 1 et 2. Validit de la prse

4、nte publication Le contenu technique des publications de la CEI est constamment revu par la CEI afin quil reflte ltat actuel de la technique. Des renseignements relatifs la date de reconfir- mation de la publication sont disponibles dans le Catalogue de la CEI. Les renseignements relatifs des questi

5、ons ltude et des travaux en cours entrepris par le comit technique qui a tabli cette publication, ainsi que la liste des publications tablies, se trouvent dans les documents ci- dessous: Site web de la CEI* Catalogue des publications de la CEI Publi annuellement et mis jour rgulirement (Catalogue en

6、 ligne)* Bulletin de la CEI Disponible la fois au site web de la CEI* et comme priodique imprim Terminologie, symboles graphiques et littraux En ce qui concerne la terminologie gnrale, le lecteur se reportera la CEI 60050: Vocabulaire Electro- technique International (VEI). Pour les symboles graphiq

7、ues, les symboles littraux et les signes dusage gnral approuvs par la CEI, le lecteur consultera la CEI 60027: Symboles littraux utiliser en lectrotechnique, la CEI 60417: Symboles graphiques utilisables sur le matriel. Index, relev et compilation des feuilles individuelles, et la CEI 60617: Symbole

8、s graphiques pour schmas. * Voir adresse site web sur la page de titre. Numbering As from 1 January 1997 all IEC publications are issued with a designation in the 60000 series. Consolidated publications Consolidated versions of some IEC publications including amendments are available. For example, e

9、dition numbers 1.0, 1.1 and 1.2 refer, respectively, to the base publication, the base publication incor- porating amendment 1 and the base publication incorporating amendments 1 and 2. Validity of this publication The technical content of IEC publications is kept under constant review by the IEC, t

10、hus ensuring that the content reflects current technology. Information relating to the date of the reconfirmation of the publication is available in the IEC catalogue. Information on the subjects under consideration and work in progress undertaken by the technical committee which has prepared this p

11、ublication, as well as the list of publications issued, is to be found at the following IEC sources: IEC web site* Catalogue of IEC publications Published yearly with regular updates (On-line catalogue)* IEC Bulletin Available both at the IEC web site* and as a printed periodical Terminology, graphi

12、cal and letter symbols For general terminology, readers are referred to IEC 60050: International Electrotechnical Vocabulary (IEV). For graphical symbols, and letter symbols and signs approved by the IEC for general use, readers are referred to publications IEC 60027: Letter symbols to be used in el

13、ectrical technology, IEC 60417: Graphical symbols for use on equipment. Index, survey and compilation of the single sheets and IEC 60617: Graphical symbols for diagrams. * See web site address on title page.NORME INTERNATIONALE CEI IEC INTERNATIONAL STANDARD 60191-3 Deuxime dition Second edition 199

14、9-10 Normalisation mcanique des dispositifs semiconducteurs Partie 3: Rgles gnrales pour la prparation des dessins dencombrement des circuits intgrs Mechanical standardization of semiconductor devices Part 3: General rules for the preparation of outline drawings of integrated circuitsCommission Elec

15、trotechnique InternationaleInternational Electrotechnical Commission Pour prix, voir catalogue en vigueur For price, see current catalogue IEC 1999 Droits de reproduction rservs Copyright - all rights reserved Aucune partie de cette publication ne peut tre reproduite ni utilise sous quelque forme qu

16、e ce soit et par aucun procd, lectronique ou mcanique, y compris la photo-copie et les microfilms, sans laccord crit de lditeur. No part of this publication may be reproduced or utilized in any form or by any means, electronic or mechanical, including photocopying and microfilm, without permission i

17、n writing from the publisher. International Electrotechnical Commission 3, rue de Varemb Geneva, Switzerland Telefax: +41 22 919 0300 e-mail: inmailiec.ch IEC web site http:/www.iec.ch CODE PRIX PRICE CODE XA 2 60191-3 CEI:1999 SOMMAIRE Pages AVANT-PROPOS . 4 Articles 1 Gnralits 8 2 Terminologie et

18、dfinitions . 8 3 Classification des botiers 14 4 Identification des sorties Numrotation des sorties 14 5 Dimensions et symboles littraux de rfrence. 20 6 Prsentation des dessins. 30 7 Cotation et tolrances 30 8 Conversion dinches en millimtres ou rciproquement, et rgles darrondissage 30 9 Dfinition

19、des familles 30 10 Exemples de dessins. 32 11 Directives pour le choix des dimensions des encombrements de circuits intgrs. 32 12 Directives pour la disposition des encombrements de circuits intgrs dans les supports de manipulation 32 13 Pliage des sorties des botiers QUIL 36 14 Botiers matriciels 4

20、0 15 Rgles pour lorientation des botiers de circuits intgrs dans les supports de manutention et de livraison tels que rglettes et rails. 40 Annexe A (normative) Limites applicables aux dimensions des encombrements de botiers de circuits intgrs 42 Annexe B (informative) Exemples de dessins montrant l

21、a classification des botiers, lutilisation des symboles littraux de rfrence, la numrotation des sorties et laire dindex . 48 Annexe C (normative) Identification et numrotation des sorties des dispositifs avec sorties disposes sur trois ranges ou plus dans chaque direction orthogonale. 80 Annexe D (n

22、ormative) Dimensions recommandes pour les botiers de circuits intgrs de la famille de forme G . 84 Annexe E (normative) Rgles gnrales pour la prparation des dessins de botiers de forme G conus pour une manipulation automatique 86 Annexe F (normative) Rgles gnrales pour la prparation des dessins de b

23、otiers matriciels 94 Annexe G (normative) Rgle pour lorientation des botiers de circuits intgrs dans les supports de manutention et de livraison tels que rglettes et rails.102 Annexe H (normative) Mthode de la vue par dessous pour la reconnaissance de la sortie n 1106 Annexe K (normative) Bavures au

24、x orifices dinjection, dpt du moule et protrusions 11260191-3 IEC:1999 3 CONTENTS Page FOREWORD 5 Clause 1 General 9 2 Terminology and definitions 9 3 Cross-referencing of packages. 15 4 Terminal identification Numbering of terminals. 15 5 Dimensions and reference letter symbols 21 6 Drawing layout

25、 31 7 Dimensioning and tolerances 31 8 Inter-conversion of inch and millimetre dimensions, and rules for rounding-off 31 9 Definition of families. 31 10 Examples of drawings 33 11 Design procedure for dimensions of integrated circuit packages . 33 12 Rules for mounting integrated circuit packages i

26、nto carriers 33 13 Bending of terminals of QUIL packages 37 14 Pin grid arrays 41 15 Rule for orientation of integrated circuit packages in handling and shipping carriers such as stick magazines and rails 41 Annex A (normative) Limits applicable for the dimensions of integrated circuit package outli

27、nes 43 Annex B (informative) Example drawings showing cross-referencing of packages, utilization of reference letter symbols, terminal identification and index area 49 Annex C (normative) Terminal identification and numbering of terminals of devices with terminals disposed in three or more rows in e

28、ach orthogonal direction. 81 Annex D (normative) Recommended dimensions of integrated circuit packages of form G family 85 Annex E (normative) General rules for the preparation of outline drawings of packages of form G intended for automated handling . 87 Annex F (normative) General rules for the pr

29、eparation of outline drawings of pin grid arrays 95 Annex G (normative) Rule for orientation of integrated circuit packages in handling and shipping carriers such as stick magazines and rails 103 Annex H (normative) Bottom view method for terminal No. 1 recognition . 107 Annex K (normative) Gate bur

30、rs, mold flash and protrusions . 113 4 60191-3 CEI:1999 COMMISSION LECTROTECHNIQUE INTERNATIONALE _ NORMALISATION MCANIQUE DES DISPOSITIFS SEMICONDUCTEURS Partie 3: Rgles gnrales pour la prparation des dessins dencombrement des circuits intgrs AVANT-PROPOS 1) La CEI (Commission Electrotechnique Inte

31、rnationale) est une organisation mondiale de normalisation compose de lensemble des comits lectrotechniques nationaux (Comits nationaux de la CEI). La CEI a pour objet de favoriser la coopration internationale pour toutes les questions de normalisation dans les domaines de llectricit et de llectroni

32、que. A cet effet, la CEI, entre autres activits, publie des Normes Internationales. Leur laboration est confie des comits dtudes, aux travaux desquels tout Comit national intress par le sujet trait peut participer. Les organisations internationales, gouvernementales et non gouvernementales, en liais

33、on avec la CEI, participent galement aux travaux. La CEI collabore troitement avec lOrganisation Internationale de Normalisation (ISO), selon des conditions fixes par accord entre les deux organisations. 2) Les dcisions ou accords officiels de la CEI concernant les questions techniques, reprsentent,

34、 dans la mesure du possible un accord international sur les sujets tudis, tant donn que les Comits nationaux intresss sont reprsents dans chaque comit dtudes. 3) Les documents produits se prsentent sous la forme de recommandations internationales. Ils sont publis comme normes, rapports techniques ou

35、 guides et agrs comme tels par les Comits nationaux. 4) Dans le but dencourager lunification internationale, les Comits nationaux de la CEI sengagent appliquer de faon transparente, dans toute la mesure possible, les Normes internationales de la CEI dans leurs normes nationales et rgionales. Toute d

36、ivergence entre la norme de la CEI et la norme nationale ou rgionale correspondante doit tre indique en termes clairs dans cette dernire. 5) La CEI na fix aucune procdure concernant le marquage comme indication dapprobation et sa responsabilit nest pas engage quand un matriel est dclar conforme lune

37、 de ses normes. 6) Lattention est attire sur le fait que certains des lments de la prsente Norme internationale peuvent faire lobjet de droits de proprit intellectuelle ou de droits analogues. La CEI ne saurait tre tenue pour responsable de ne pas avoir identifi de tels droits de proprit et de ne pa

38、s avoir signal leur existence. La Norme internationale CEI 60191-3 a t tablie par le sous-comit 47D: Normalisation mcanique des dispositifs semiconducteurs, du comit dtudes 47 de la CEI: Dispositifs semiconducteurs. Cette deuxime dition annule et remplace la premire dition parue en 1974, la modifica

39、tion 1 (1983), lamendement 2 (1995) ainsi que la CEI 60191-3A (1976), la CEI 60191-3B (1978), la CEI 60191-3C (1987), la CEI 60191-3D (1988), la CEI 60191-3E (1990) et la CEI 60191-3F (1994). Le texte de cette norme est issu des documents suivants: FDIS Rapport de vote 47D/299/FDIS 47D/322/RVD Le ra

40、pport de vote indiqu dans le tableau ci-dessus donne toute information sur le vote ayant abouti lapprobation de cette norme. Cette publication a t rdige selon les Directives ISO/CEI, Partie 3.60191-3 IEC:1999 5 INTERNATIONAL ELECTROTECHNICAL COMMISSION _ MECHANICAL STANDARDIZATION OF SEMICONDUCTOR D

41、EVICES Part 3: General rules for the preparation of outline drawings of integrated circuits FOREWORD 1) The IEC (International Electrotechnical Commission) is a worldwide organization for standardization comprising all national electrotechnical committees (IEC National Committees). The object of the

42、 IEC is to promote international co-operation on all questions concerning standardization in the electrical and electronic fields. To this end and in addition to other activities, the IEC publishes International Standards. Their preparation is entrusted to technical committees; any IEC National Comm

43、ittee interested in the subject dealt with may participate in this preparatory work. International, governmental and non-governmental organizations liaising with the IEC also participate in this preparation. The IEC collaborates closely with the International Organization for Standardization (ISO) i

44、n accordance with conditions determined by agreement between the two organizations. 2) The formal decisions or agreements of the IEC on technical matters express, as nearly as possible, an international consensus of opinion on the relevant subjects since each technical committee has representation f

45、rom all interested National Committees. 3) The documents produced have the form of recommendations for international use and are published in the form of standards, technical reports or guides and they are accepted by the National Committees in that sense. 4) In order to promote international unific

46、ation, IEC National Committees undertake to apply IEC International Standards transparently to the maximum extent possible in their national and regional standards. Any divergence between the IEC Standard and the corresponding national or regional standard shall be clearly indicated in the latter. 5

47、) The IEC provides no marking procedure to indicate its approval and cannot be rendered responsible for any equipment declared to be in conformity with one of its standards. 6) Attention is drawn to the possibility that some of the elements of this International Standard may be the subject of patent

48、 rights. The IEC shall not be held responsible for identifying any or all such patent rights. International Standard IEC 60191-3 has been prepared by subcommittee 47D: Mechanical standardization of semiconductor devices, of IEC technical committee 47: Semiconductor devices. This second edition cancels and replaces the first edition published in 1974, amendment 1 (1983), amendment 2 (1995), IEC 60191-3A (1976), IEC 60191-3B (1978), IEC 60191-3C (1987), IEC 60191-3D (1988), IEC 60191-3E (1990) and IEC 60191-3F (1994). The text of