【考研类试卷】计算机学科专业基础综合组成原理-中央处理器(五)及答案解析.doc

1、计算机学科专业基础综合组成原理-中央处理器(五)及答案解析(总分：100.00，做题时间：90 分钟)一、B单项选择题/B(总题数：39，分数：39.00)1.关于控制器的主要功能，下面说法中最准确的是_。 A.产生时序信号 B.从主存取出一条指令 C.完成指令译码 D.从主存取出一条指令、完成指令译码、产生时序信号、指挥各部件完成指令指定的操作（分数：1.00）A.B.C.D.2.CPU 功能不包括_。 A.执行指令 B.控制执行指令的顺序 C.执行 DMA 操作 D.检测并响应中断（分数：1.00）A.B.C.D.3.存放当前正在执行的指令并为译码部件提供信息的部件是_。 A.指令译码器

2、B.程序计数器 C.指令寄存器 D.地址寄存器（分数：1.00）A.B.C.D.4.下面各存储器件中，用于存储微程序的是_。 A.主存 B.Cache C.控制存储器 D.辅存（分数：1.00）A.B.C.D.5.从一条指令的启动到下一条指令的启动的间隔时间称为_。 A.时钟周期 B.机器周期 C.工作周期 D.指令周期（分数：1.00）A.B.C.D.6.设计微程序的人员是_。 A.硬件设计人员 B.软件设计人员 C.用户 D.管理员（分数：1.00）A.B.C.D.7.在 CPU 的状态寄存器中，若符号标志为“1”，表示运算结果是_。 A.正 B.负 C.零 D.不一定（分数：1.00）A

3、.B.C.D.8.下列说法中正确的是_。 A.微程序控制方式和硬连线方式相比较，前者可以使指令的执行速度更快 B.若采用微程序控制方式，则可用 PC 取代 PC C.控制存储器通常用 RAM D.机器周期也称为 CPU 周期（分数：1.00）A.B.C.D.9.在计算机体系结构中，CPU 内部包括程序计数器 PC、存储器数据寄存器 MDR、指令寄存器 IR 和存储器地址寄存器 MAR 等。若 CPU 要执行的指令为：MOV R 0，#100(即将数值 100 传送到寄存器 R0中)，则 CPU 首先要完成的操作是_。 A.100R 0 B.100MDR C.PCMAR D.PCIR（分数：1.

4、00）A.B.C.D.10.构成控制信号序列的最小单位是_。 A.微程序 B.微指令 C.微命令 D.机器指令（分数：1.00）A.B.C.D.11.通常情况下，微指令位数最长的编码方法是_。 A.直接表示法/直接控制法 B.字段直接编码表示法 C.字段间接编码表示法 D.混合表示法（分数：1.00）A.B.C.D.12.微程序控制器比硬布线控制器慢，原因是_。 A.增加了从外存读微指令的时间 B.增加了从主存读微指令的时间 C.增加了从 IR 中读微指令的时间 D.增加了从控制存储器读微指令的时间（分数：1.00）A.B.C.D.13.相对于硬布线控制器，微程序控制器的特点是_。 A.指令执

5、行速度较快，修改指令的功能或扩展指令集难 B.指令执行速度较快，修改指令的功能或扩展指令集容易 C.指令执行速度较慢，修改指令的功能或扩展指令集难 D.指令执行速度较慢，修改指令的功能或扩展指令集容易（分数：1.00）A.B.C.D.14.微程序是在_时被执行的。 A.安装硬件 B.安装软件 C.执行指令 D.故障诊断（分数：1.00）A.B.C.D.15.当微指令采用分段编码时，我们将互斥性微命令_。 A.放在同一段中 B.用多级译码来区分 C.放在不同段中 D.任意存放（分数：1.00）A.B.C.D.16.异步传送方式常用于_中，作为主要控制方式。 A.微型机的 CPU 内部控制 B.硬

6、连线控制器 C.微程序控制器 D.串行 I/O 总线（分数：1.00）A.B.C.D.17.某计算机的指令系统中共有 101 条不同的指令，采用微程序控制方式时，控制存储器中具有的微程序数目至少是_。 A.100 B.102 C.103 D.104（分数：1.00）A.B.C.D.18.控制器同步控制方式是指_。 A.由统一时序信号控制的方式 B.由握手信号控制的方式 C.由中断控制的方式 D.由程序查询控制的方式（分数：1.00）A.B.C.D.19.以下说法中，错误的是_。 A.指令执行过程中的第一步就是取指令操作 B.为了进行取指令操作，控制器需要得到相应的指令 C.取指令操作是控制器自

7、动进行的 D.在指令长度相同的情况下，所有取指令的操作都是相同的（分数：1.00）A.B.C.D.20.微指令中的微地址表示_。 A.微操作的对象 B.存放微操作结果的地址 C.微操作数地址 D.后继微指令地址（分数：1.00）A.B.C.D.21.通常所说的 32 位微处理器是指_。 A.地址总线的宽度为 32 位 B.处理的数据长度只能为 32 位 C.CPU 字长为 32 位 D.通用寄存器数目为 32 个（分数：1.00）A.B.C.D.22.在微程序控制方式中，机器指令、微程序和微指令的关系是_。 A.每一条机器指令由一条微指令来解释执行 B.每一条机器指令由一段(或一个)微程序来解

8、释执行 C.一段机器指令组成的工作程序可由一条微指令来解释执行 D.一条微指令由若干条机器指令组成（分数：1.00）A.B.C.D.23.一个单周期处理器，各主要功能单元的操作时间为：指令存储器和数据存储器为 0.3ns，ALU 为0.2ns，寄存器文件为 0.1ns，则该 CPU 的时钟周期最少应该是_。 A.0.4ns B.0.3ns C.0.2ns D.1ns（分数：1.00）A.B.C.D.24.微程序存放在_。 A.主存中 B.堆栈中 C.只读存储器中 D.磁盘中（分数：1.00）A.B.C.D.25.下列关于并行微程序控制器的说法中，正确的是_。 A.现行微指令的执行与取下一条微指

9、令的操作并行 B.现行微指令的执行与取下一条微指令的操作串行 C.两条或更多微指令的执行在时间上并行 D.两条或更多微指令的取微指令操作在时间上并行（分数：1.00）A.B.C.D.26.下列说法中正确的是_。 A.取指周期一定等于机器周期 B.指令字长等于机器字长的前提下，取指周期等于机器周期 C.指令字长等于存储字长的前提下，取指周期等于机器周期 D.取指周期与机器周期没有必然联系（分数：1.00）A.B.C.D.27.在微程序控制方式中，以下说法中正确的是_。采用微程序控制器的处理器称为微处理器每一条机器指令由一个微程序来解释执行在微指令的编码中，执行效率最低的是直接编码方式水平型微指令

10、能充分利用数据通路的并行结构 A.和 B.和 C.和 D.、和（分数：1.00）A.B.C.D.28.下列几项中，流水线相关包括_。结构相关 数据相关 指令相关 控制相关 A.， B.， C.， D.，（分数：1.00）A.B.C.D.29.一个四级流水线的处理器，连续向此流水线输入 15 条指令，则在第 15 个时钟周期结束时，共执行完的指令条数为_。 A.10 B.11 C.12 D.15（分数：1.00）A.B.C.D.30.在一个微指令周期中，_。 A.只能执行一个微操作 B.能顺序执行多个微操作 C.只能执行多个互斥微操作 D.能并行执行多个微操作（分数：1.00）A.B.C.D.3

11、1.已知一台时钟频率为 2GHz 的计算机的 CPI 为 1.2。某程序 P 在该计算机上的指令条数为 4109。若在该计算机上，程序 P 从开始启动到执行结束所经历的时间是 4s，则运行 P 所用 CPU 时间占整个 CPU 时间的百分比大约是_。 A.40% B.60% C.80% D.100%（分数：1.00）A.B.C.D.32.指令流水线中，不同的指令在指令流水的不同功能段中可以_。 A.顺序 B.选择 C.循环 D.并行（分数：1.00）A.B.C.D.33.下列说法中，正确的是_。 A.水平型微指令的执行速度要慢于垂直型微指令 B.水平型微指令的长度要短于垂直型微指令 C.水平型

12、微指令的编码空间利用率高 D.垂直型微指令中包含微操作码字段（分数：1.00）A.B.C.D.34.下列特征中，不属于有利于实现指令流水线的是_。 A.指令字等长 B.Load/Store 指令风格 C.寻址方式灵活多样 D.指令格式规整统一（分数：1.00）A.B.C.D.35.下列关于动态流水线和超标量处理器的说法中，错误的是_。 A.超标量处理器中一定有多个不同的指令执行单元 B.动态流水线执行指令的顺序不一定是输入指令的顺序 C.超标量处理器不一定都采用动态流水线 D.超标量技术是指采用更多流水段个数的流水线技术（分数：1.00）A.B.C.D.36.某计算机的指令系统中共有 101

13、条不同的指令，采用微程序控制方式时，控制存储器中具有的微程序数目至少是_。 A.100 B.102 C.103 D.104（分数：1.00）A.B.C.D.37.指令流水中不同功能段的执行时间最好_。 A.相等 B.不等 C.为零 D.与指令周期一致（分数：1.00）A.B.C.D.38.下列说法中正确的是_。 A.指令流水线可以缩短一条指令的执行时间 B.实现指令流水线并不需要增加额外的硬件 C.指令流水线可以提高指令执行的吞吐率 D.理想情况下，每个时钟内都有一条指令在指令流水线中完成（分数：1.00）A.B.C.D.39.以下有关流水线相关的叙述中，正确的是_。 A.所有数据相关都能通过

14、转发得到解决 B.可以通过调整指令顺序和插入 nop 指令消除所有的数据相关 C.五段流水线中 Load-Use 数据相关不会引起一个时钟周期的阻塞 D.一条分支指令与紧随其后的一条 ALU 运算指令肯定会发生数据相关（分数：1.00）A.B.C.D.二、B综合应用题/B(总题数：9，分数：61.00)40.下图所示的处理机逻辑框图中，有两条独立的总线和两个独立的存储器。已知指令存储器 IM 最大容量为 16384 字(字长 18 位)，数据存储器 DM 最大容量是 65536 字(字长 16 位)。各寄存器均有“打入”(Rin)和“送出”(Rout)控制命令，但图中未标出。设处理机格式为：（

15、分数：7.00）_41.如图所示，某计算机的内部数据通路如下：完成如下要求：（分数：7.00）_42.下图为某计算机主机示意图，各部分之间的连线表示数据通路，数据传送方向如箭头所示。 （分数：7.00）_43.某模型机的数据通路结构如下图所示。（分数：7.00）_44.某计算机有如下部件：ALU，移位器，主存 M，主存数据寄存器 MDR，主存地址寄存器 MAR，指令寄存器 IR，通用寄存器 R0R 1，暂存器 C 和 D。(1)请将各逻辑部件组成一个数据通路，并标明数据流向。(2)画出“ADD R 1，(R 2)+”指令的指令周期流程图，指令功能是(R 1)+(R2)R 1。（分数：7.00）

16、_45.下图是一个简化的 CPU 与主存连接结构示意图(图中省略了所有多路选择器)。其中有一个累加寄存器AC、一个状态寄存器和其他四个寄存器(主存地址寄存器 MAR、主存数据寄存器 MDR、程序计数器 PC 和指令寄存器 IR)，各部件及其之间的连线表示数据通路，箭头表示信息传送方向。 （分数：7.00）_46.某指令流水线分为五级，分别完成取址(IF)、译码并取数(ID)、执行(EX)、访存(MEM)、写结果(WR)。设完成各阶段操作的时间依次为：90ns，60ns，70ns，100ns，50ns。试问：流水线的时钟周期应取何值?若第一条和第二条指令发生数据相关，第二条指令需推迟多少时间才能

17、不发生错误?若相邻两条指令发生数据相关，而不推迟第二条指令的执行可采取什么措施?（分数：6.00）_47.如果在一个 CPU 周期中要产生 3 个脉冲 T1=200ns，T 2=400ns，T 3=200ns，试画出时序产生器逻辑图。（分数：7.00）_48.今有 4 级流水线分别完成取值、指令译码并取数、运算、送结果四步操作，现假设完成各步操作的时间依次为 100ns，100ns，80ns，50ns。 请回答下列问题： (1)流水线的操作周期应设计为多少? (2)若相邻两条指令发生数据相关，而且在硬件上不采取措施，那么第二条指令要推迟多少时间进行? (3)如果在硬件设计上加以改进，至少需推迟

18、多少时间?（分数：6.00）_计算机学科专业基础综合组成原理-中央处理器(五)答案解析(总分：100.00，做题时间：90 分钟)一、B单项选择题/B(总题数：39，分数：39.00)1.关于控制器的主要功能，下面说法中最准确的是_。 A.产生时序信号 B.从主存取出一条指令 C.完成指令译码 D.从主存取出一条指令、完成指令译码、产生时序信号、指挥各部件完成指令指定的操作（分数：1.00）A.B.C.D. 解析：完整角度上讲，控制器的主要功能可以表述为从主存取出一条指令、完成指令译码、产生时序信号、指挥各部件完成指令指定的操作。2.CPU 功能不包括_。 A.执行指令 B.控制执行指令的顺序

19、 C.执行 DMA 操作 D.检测并响应中断（分数：1.00）A.B.C. D.解析：DMA 操作由 DMA 控制器来执行。CPU 的功能还包括发现和处理“异常”。3.存放当前正在执行的指令并为译码部件提供信息的部件是_。 A.指令译码器 B.程序计数器 C.指令寄存器 D.地址寄存器（分数：1.00）A.B.C. D.解析：指令寄存器中主要存放的是当前正在执行的指令，而不是 PC。4.下面各存储器件中，用于存储微程序的是_。 A.主存 B.Cache C.控制存储器 D.辅存（分数：1.00）A.B.C. D.解析：控制存储器在 CPU 内部，主要存放微程序。5.从一条指令的启动到下一条指令

20、的启动的间隔时间称为_。 A.时钟周期 B.机器周期 C.工作周期 D.指令周期（分数：1.00）A.B.C.D. 解析：本题主要考查的是指令周期的定义。6.设计微程序的人员是_。 A.硬件设计人员 B.软件设计人员 C.用户 D.管理员（分数：1.00）A. B.C.D.解析：设计微程序的目的是为了控制时序，因此属于硬件设计人员的工作范畴。7.在 CPU 的状态寄存器中，若符号标志为“1”，表示运算结果是_。 A.正 B.负 C.零 D.不一定（分数：1.00）A.B. C.D.解析：状态标志寄存器用来存放程序状态字(PSW)。程序状态字的各位表征程序和机器运行的状态，是参与控制程序执行的重

21、要依据之一。它主要包括两部分内容：一是状态标志，如进位标志(C)、结果为零标志(Z)等，大多数指令的执行将会影响这些标志位；二是控制标志，如中断标志、陷阱标志等。符号标志位 SF=0 表示为正数，符号标志位 SF=1 表示为负数。8.下列说法中正确的是_。 A.微程序控制方式和硬连线方式相比较，前者可以使指令的执行速度更快 B.若采用微程序控制方式，则可用 PC 取代 PC C.控制存储器通常用 RAM D.机器周期也称为 CPU 周期（分数：1.00）A.B. C.D.解析：在微程序控制方法中，PC 的作用与在指令控制过程中 PC 起到的作用相同。9.在计算机体系结构中，CPU 内部包括程序

22、计数器 PC、存储器数据寄存器 MDR、指令寄存器 IR 和存储器地址寄存器 MAR 等。若 CPU 要执行的指令为：MOV R 0，#100(即将数值 100 传送到寄存器 R0中)，则 CPU 首先要完成的操作是_。 A.100R 0 B.100MDR C.PCMAR D.PCIR（分数：1.00）A.B.C. D.解析：无论运行什么类型的指令，CPU 首先需要取指令，取指令阶段的第一个操作就是将指令地址(程序计数器 PC 中的内容)送往存储器地址寄存器。取指周期完成的微操作序列是公共的操作，与具体指令无关，取指令操作如下： (1)将程序计数器 PC 中的内容送至存储器地址寄存器 MAR，

23、记作(PC)MAR； (2)向主存发读命令，记作 Read； (3)从主存中取出的指令送到存储器数据寄存器 MDR，记作 M(MAR)MDR； (4)将 MDR 的内容送至指令寄存器 IR 中，记作(MDR)IR； (5)将 PC 的内容递增，为取下一条指令做好准备，记作(PC)+1PC。 题中虽然给出了一条具体的指令“MOV R0，#100”，实际上 CPU 首先要完成的操作是取指令，与具体指令是没有关系的。10.构成控制信号序列的最小单位是_。 A.微程序 B.微指令 C.微命令 D.机器指令（分数：1.00）A.B.C. D.解析：控制信号序列的最小单位是微命令。11.通常情况下，微指令

24、位数最长的编码方法是_。 A.直接表示法/直接控制法 B.字段直接编码表示法 C.字段间接编码表示法 D.混合表示法（分数：1.00）A. B.C.D.解析：此题考查不同的微指令编码方法的特点：直接表示法/直接控制法速度最快，但位数最长，编码空间利用率最低。12.微程序控制器比硬布线控制器慢，原因是_。 A.增加了从外存读微指令的时间 B.增加了从主存读微指令的时间 C.增加了从 IR 中读微指令的时间 D.增加了从控制存储器读微指令的时间（分数：1.00）A.B.C.D. 解析：微程序的执行过程中增加了从控存读微指令的时间，因此使得其速度慢于硬布线控制器。13.相对于硬布线控制器，微程序控制

25、器的特点是_。 A.指令执行速度较快，修改指令的功能或扩展指令集难 B.指令执行速度较快，修改指令的功能或扩展指令集容易 C.指令执行速度较慢，修改指令的功能或扩展指令集难 D.指令执行速度较慢，修改指令的功能或扩展指令集容易（分数：1.00）A.B.C.D. 解析：考查硬布线控制器和微程序控制器的特点。14.微程序是在_时被执行的。 A.安装硬件 B.安装软件 C.执行指令 D.故障诊断（分数：1.00）A.B.C. D.解析：微程序的执行是在指令执行过程中的，通过执行微程序产生时序控制信号，推进指令执行过程的进行。15.当微指令采用分段编码时，我们将互斥性微命令_。 A.放在同一段中 B.

26、用多级译码来区分 C.放在不同段中 D.任意存放（分数：1.00）A.B.C. D.解析：本题考查字段直接编码的特点。互斥性微命令是指不能同时或不能在同一个 CPU 周期内并行执行的微命令，反之则是可以并行执行的微命令。16.异步传送方式常用于_中，作为主要控制方式。 A.微型机的 CPU 内部控制 B.硬连线控制器 C.微程序控制器 D.串行 I/O 总线（分数：1.00）A. B.C.D.解析：异步传输方式会用于微型机的 CPU 内部控制。17.某计算机的指令系统中共有 101 条不同的指令，采用微程序控制方式时，控制存储器中具有的微程序数目至少是_。 A.100 B.102 C.103

27、D.104（分数：1.00）A.B. C.D.解析：除去 101 条机器指令所对应的 101 个微程序外，至少还有一个取指微程序，所以至少有 102 个微程序。通常，一条机器指令对应一个微程序。由于任何一条机器指令的取指令操作都是相同的，因此可以将取指令操作抽出来编成一个独立的微程序，这个微程序只负责将指令从主存中取出送至指令寄存器。此外，也可以编出对应间址周期的微程序和中断周期的微程序。这样，控制存储器中的微程序个数应等于指令系统中的机器指令数再加上对应的取指、间址和中断周期等公用的微程序数。若指令系统中具有 n 种机器指令，则控制存储器中的微程序数至少有 n+1 个。18.控制器同步控制方

28、式是指_。 A.由统一时序信号控制的方式 B.由握手信号控制的方式 C.由中断控制的方式 D.由程序查询控制的方式（分数：1.00）A. B.C.D.解析：同步是指由统一时序信号控制。19.以下说法中，错误的是_。 A.指令执行过程中的第一步就是取指令操作 B.为了进行取指令操作，控制器需要得到相应的指令 C.取指令操作是控制器自动进行的 D.在指令长度相同的情况下，所有取指令的操作都是相同的（分数：1.00）A.B. C.D.解析：取指令操作完成的任务是将当前指令从主存中取出来并送至指令寄存器中去。这是指令运行过程中的第一步，与具体指令无关。取指令操作是控制器自动进行的，是控制器固有的功能。

29、只要指令的长度相同，取指令的操作都是相同的。一条指令运行过程可以分为 3 个阶段：取指令阶段、分析取数阶段和执行指令阶段。其中取指令阶段的操作对任何一条指令来说都是必须要执行的操作，所以称为公共操作。完成取指阶段任务的时间称为取指周期。如果指令长度不相同，长指令的取指令操作将要比短指令复杂。20.微指令中的微地址表示_。 A.微操作的对象 B.存放微操作结果的地址 C.微操作数地址 D.后继微指令地址（分数：1.00）A.B.C.D. 解析：微地址表示的是后继微指令地址。21.通常所说的 32 位微处理器是指_。 A.地址总线的宽度为 32 位 B.处理的数据长度只能为 32 位 C.CPU

30、字长为 32 位 D.通用寄存器数目为 32 个（分数：1.00）A.B.C. D.解析：通常所说的 32 位微处理器是指 CPU 字长为 32 位。将运算器和控制器合称为中央处理器(CPU)，在由超大规模集成电路构成的微型计算机中，往往将 CPU 制成一块芯片，称为微处理器。CPU 按照其处理信息的字长可以分为 8 位 CPU、16 位 CPU、32 位 CPU、64 位 CPU 等。选项 A、B、D 均与微处理器的位数无关。22.在微程序控制方式中，机器指令、微程序和微指令的关系是_。 A.每一条机器指令由一条微指令来解释执行 B.每一条机器指令由一段(或一个)微程序来解释执行 C.一段机

31、器指令组成的工作程序可由一条微指令来解释执行 D.一条微指令由若干条机器指令组成（分数：1.00）A.B. C.D.解析：机器指令是由一段(或一个)微程序来解释执行的，一条微程序是由若干微指令构成的。23.一个单周期处理器，各主要功能单元的操作时间为：指令存储器和数据存储器为 0.3ns，ALU 为0.2ns，寄存器文件为 0.1ns，则该 CPU 的时钟周期最少应该是_。 A.0.4ns B.0.3ns C.0.2ns D.1ns（分数：1.00）A.B.C.D. 解析：单周期处理器时钟周期取为“Load”指令的执行时间(最长)，它等于读指令存储器(取指)的时间、读寄存器堆(取形式地址)的时

32、间、ALU(计算有效地址)的时间、读数据存储器(取操作数)的时间以及写寄存器堆(将操作数写入目的寄存器)的时间之和，为 1ns。24.微程序存放在_。 A.主存中 B.堆栈中 C.只读存储器中 D.磁盘中（分数：1.00）A.B.C. D.解析：微程序存放在控制存储器中，是只读存储器。25.下列关于并行微程序控制器的说法中，正确的是_。 A.现行微指令的执行与取下一条微指令的操作并行 B.现行微指令的执行与取下一条微指令的操作串行 C.两条或更多微指令的执行在时间上并行 D.两条或更多微指令的取微指令操作在时间上并行（分数：1.00）A. B.C.D.解析：并行微程序控制器中，在执行现行微指令

33、的同时，取下一条微指令，选项 A 的描述正确。26.下列说法中正确的是_。 A.取指周期一定等于机器周期 B.指令字长等于机器字长的前提下，取指周期等于机器周期 C.指令字长等于存储字长的前提下，取指周期等于机器周期 D.取指周期与机器周期没有必然联系（分数：1.00）A.B.C. D.解析：指令字长一般取存储字长的整数倍，当指令字长等于存储字长时，取指周期可看作机器周期。27.在微程序控制方式中，以下说法中正确的是_。采用微程序控制器的处理器称为微处理器每一条机器指令由一个微程序来解释执行在微指令的编码中，执行效率最低的是直接编码方式水平型微指令能充分利用数据通路的并行结构 A.和 B.和

34、C.和 D.、和（分数：1.00）A.B. C.D.解析：微处理器是相对于大型机的处理器而言的，与微程序控制器没有必然联系，错误。微程序的设计思想就是将每一条机器指令编写成一个微程序，每一个微程序包含若干条微指令，每一条微指令对应一个或几个微操作命令，正确。直接编码方式中每一位代表一个微命令，不需要译码，因此执行效率最高，错误。一条水平型微指令能定义并执行几种并行的基本操作，因此能更充分利用数据通路的并行结构，正确。28.下列几项中，流水线相关包括_。结构相关 数据相关 指令相关 控制相关 A.， B.， C.， D.，（分数：1.00）A.B.C. D.解析：流水线相关包括：结构相关、数据相

35、关和控制相关。其中，结构相关是由于不同指令欲同时使用一个部件而造成的；数据相关是指后面指令欲使用前面指令的结果时该结果还没有产生；控制相关是指指令执行的顺序发生改变而引起的流水线停顿，各类转移指令、分支指令以及中断或异常的出现都会引起控制相关。29.一个四级流水线的处理器，连续向此流水线输入 15 条指令，则在第 15 个时钟周期结束时，共执行完的指令条数为_。 A.10 B.11 C.12 D.15（分数：1.00）A.B.C. D.解析：此题考查流水线的工作原理。共执行完的指令条数为 1+(15-4)=12。30.在一个微指令周期中，_。 A.只能执行一个微操作 B.能顺序执行多个微操作

36、C.只能执行多个互斥微操作 D.能并行执行多个微操作（分数：1.00）A.B.C.D. 解析：31.已知一台时钟频率为 2GHz 的计算机的 CPI 为 1.2。某程序 P 在该计算机上的指令条数为 4109。若在该计算机上，程序 P 从开始启动到执行结束所经历的时间是 4s，则运行 P 所用 CPU 时间占整个 CPU 时间的百分比大约是_。 A.40% B.60% C.80% D.100%（分数：1.00）A.B. C.D.解析：此题考查如何根据时钟频率、指令条数和 CPI 来计算程序执行时间。1.24109/2GHz=2.4s，(2.4/4)100%=60%。32.指令流水线中，不同的指

37、令在指令流水的不同功能段中可以_。 A.顺序 B.选择 C.循环 D.并行（分数：1.00）A.B.C.D. 解析：在指令流水线中，不同的指令在不同功能段中可以并行。33.下列说法中，正确的是_。 A.水平型微指令的执行速度要慢于垂直型微指令 B.水平型微指令的长度要短于垂直型微指令 C.水平型微指令的编码空间利用率高 D.垂直型微指令中包含微操作码字段（分数：1.00）A.B.C.D. 解析：此题考查的知识点包括：水平型微指令的执行速度要快于垂直型微指令，水平型微指令的长度要长于垂直型微指令，水平型微指令的编码空间利用率较低，垂直型微指令的格式与普通机器指令的格式相仿。34.下列特征中，不属

38、于有利于实现指令流水线的是_。 A.指令字等长 B.Load/Store 指令风格 C.寻址方式灵活多样 D.指令格式规整统一（分数：1.00）A.B.C. D.解析：有利于实现流水线的指令特征是指令字等长、Load/Store 指令风格(隐含寻址方式简单)、指令格式规整统一、数据和指令在存储器中“对齐”存放。35.下列关于动态流水线和超标量处理器的说法中，错误的是_。 A.超标量处理器中一定有多个不同的指令执行单元 B.动态流水线执行指令的顺序不一定是输入指令的顺序 C.超标量处理器不一定都采用动态流水线 D.超标量技术是指采用更多流水段个数的流水线技术（分数：1.00）A.B.C.D. 解

39、析：超标量技术是采用更多指令执行部件来构成多条流水线的技术。36.某计算机的指令系统中共有 101 条不同的指令，采用微程序控制方式时，控制存储器中具有的微程序数目至少是_。 A.100 B.102 C.103 D.104（分数：1.00）A.B. C.D.解析：通常，一条机器指令对应一个微程序。由于任何一条机器指令的取指令操作都是相同的，因此可以将取指令操作抽出来编成一个独立的微程序，这个微程序只负责将指令从主存中取出送至指令寄存器。控制存储器中的微程序个数应等于指令系统中的机器指令数再加上对应的取指、间址和中断周期等公用的微程序数。若指令系统中具有 n 种机器指令，则控制存储器中的微程序数

40、至少有 n+1 个。 在本题中，除去101 条机器指令所对应的 101 个微程序外，至少还有一个取指微程序，所以至少有 102 个微程序。37.指令流水中不同功能段的执行时间最好_。 A.相等 B.不等 C.为零 D.与指令周期一致（分数：1.00）A. B.C.D.解析：不同功能段的时间相同可以提高流水线的效率。38.下列说法中正确的是_。 A.指令流水线可以缩短一条指令的执行时间 B.实现指令流水线并不需要增加额外的硬件 C.指令流水线可以提高指令执行的吞吐率 D.理想情况下，每个时钟内都有一条指令在指令流水线中完成（分数：1.00）A.B.C. D.解析：指令流水线将延长一条指令的执行时

41、间。一个主要原因就是尽管各个流水段处理指令的时间并不相同，但是只能取最长的时间作为流水线的工作周期；实现指令流水线需要增加额外的硬件，至少在流水段之间增加锁存器。这也是指令流水线将延长一条指令的一执行时间的重要原因；指令流水线可以提高指令执行的吞吐率；指令流水线存在一个建立时间，即第一条指令进入流水线到它流出的时间间隔。即便是理想情况下，在第一条指令流出之前，指令流水线在每个时钟内都没有完成任何一条指令。39.以下有关流水线相关的叙述中，正确的是_。 A.所有数据相关都能通过转发得到解决 B.可以通过调整指令顺序和插入 nop 指令消除所有的数据相关 C.五段流水线中 Load-Use 数据相

42、关不会引起一个时钟周期的阻塞 D.一条分支指令与紧随其后的一条 ALU 运算指令肯定会发生数据相关（分数：1.00）A.B. C.D.解析：相邻两条 ALU 运算指令之间，相隔一条的两条 ALU 运算指令之间和相隔一条的 Load 指令与 ALU 运算指令之间的数据冒险能通过转发解决。单纯依靠“插入 nop 指令”就能消除所有数据相关，但是这样做效率太低。如果通过调整指令顺序，再加上插入 nop 指令，则能提高流水线的效率。Load-Use 数据相关是由于 Load 指令的目的寄存器等于后一条指令的源寄存器而导致的。对于五段流水线(取指、译码、执行、访存、写回)，Load 指令在最后一段写入目

43、的寄存器，而后继指令在第三段读寄存器源，所以 Load-Use数据相关至少要引起一个时钟周期的阻塞。通常，分支指令并不改变任何寄存器的值，所以与紧随其后的ALU 运算指令根本不会发生数据相关。二、B综合应用题/B(总题数：9，分数：61.00)40.下图所示的处理机逻辑框图中，有两条独立的总线和两个独立的存储器。已知指令存储器 IM 最大容量为 16384 字(字长 18 位)，数据存储器 DM 最大容量是 65536 字(字长 16 位)。各寄存器均有“打入”(Rin)和“送出”(Rout)控制命令，但图中未标出。设处理机格式为：（分数：7.00）_正确答案：(加法指令“ADD X(R i)”是一条隐含指令，其中