计算机组成与系统结构.ppt

1、计算机组成与系统结构,陈泽宇 副教授,第1章 计算机系统概论 第2章 运算方法和运算器 第3章 存储系统 第4章 指令系统 第5章 中央处理器（CPU） 第6章 总线系统 第7章 输入输出（I/O）系统 第8章 并行计算机系统,3.3 高速存储器,高速CPU与主存储器在速度上不匹配，且一个CPU周期中可能要用到几个存储器字，这成为限制高速计算的主要问题 可采取一些特殊措施，加速CPU和存储器之间的有效传输 主存储器采用更高速的技术来缩短存储器的读出时间，或加长存储器的字长 采用并行操作的双端口存储器 在CPU和存储器间插入一个高速缓冲存储器（Cache），以缩短读出时间 在每个存储器周期中存取

2、几个字,3.3.1 双端口存储器,主存储器是信息交换的中心 一方面CPU频繁地与主存交换信息 另一方面外设也较频繁地与主存交换信息 常规存储器是单端口存储器 每次只接收一个地址，访问一个存储单元，从中读取或写入一个字节或字 影响存储器的整体工作速度 为此，在某些系统中采用了双端口存储器,双端口存储器 具有两个彼此独立的读写口 每个读写口都有一套地址寄存器和译码电路，可并行独立工作 两个读写口可按各自接收的地址同时读出或写入，或一个写一个读 与两个独立的存储器不同 两个读写口的访存空间相同，可访问同一个存储单元 通常使双端口存储器的一个读写口面向CPU，另一个读写口面向外设或输入输出处理机,双端

3、口存储器是一种高速工作的存储器 由于具有两组相互独立的读写控制线路，可以对存储器中任何位置上的数据进行并行、独立的存取操作 读写冲突处理 如两个端口同时访问同一个存储单元，便发生读写冲突 可设置一个“忙”标志 发生读写冲突时，片上判断逻辑决定哪个端口优先进行读写操作，对另一个端口置“忙”标志，暂时关闭 等到优先端口完成读写操作，才将被延迟端口的“忙”标志复位，重新开放，允许存取,3.3.2 多模块交叉存储器,1. 存储器的模块化组织 2. 多模块交叉存储器的基本结构,1. 存储器的模块化组织,多模块存储器（多体存储器） 由多个能独立操作的模块组成的存储器 给每个模块配置自己的存储器地址寄存器（

4、MAR）、存储器数据寄存器（MDR）和读写电路，使每个模块都能独立进行读写操作 在任一给定时刻对几个模块同时执行读或写操作，从而提高整个主存的平均存取时间 两种地址分配方案：顺序方式和交叉方式,1）顺序方式,在常规的主存储器设计中，访问地址采用顺序方式 FLASH演示 CPU送来的主存地址被分成高n位和低m位 主存地址的高n位表示模块号，其模块号为0,1,2,2n-1，共2n个，译码后从2n个模块中选中一个模块 主存地址的低m位表示块内地址，m位译码后，选定模块中的一个具体的存储字单元,在一个模块内，程序从低位地址连续存放 当CPU执行对主存连续单元的读写请求时，只有一个模块和CPU进行数据存

5、取操作，其他模块则可停止工作或与外部设备进行直接存储器存取（DMA）操作,顺序方式的优点 可以通过简单地增加模块而方便地扩展系统存储容量 一旦发生故障，出现故障的模块仅仅影响存储空间的一个局部区域，其他模块可以照常工作 但在这种结构中， 各模块彼此串行工作，存储器带宽受到很大限制，难以有效提高主存速度,2）交叉方式,多模块存储器的另一种地址分配方案是交叉方式 FLASH演示 设存储器容量为32个字，分成4个模块，每个模块8个字 将4个线性地址0,1,2,3依次分配给M0,M1,M2,M3模块，再将线性地址4,5,6,7依次分给M0,M1,M2,M3模块， 当存储器寻址时，用地址寄存器的低2位选

6、择4个模块中的1个，而用高3位选择模块中的8个字,主存地址的低n位表示模块号，高m位表示块内地址 使连续地址分布在相邻的不同模块内，而同一模块内的地址不连续 容量相同的不同模块各自以等同的方式与CPU交换信息 模块M0,M1,M2,M3采用地址交叉编址方法，即将单元地址依次排在各个模块中，称为模4交叉编址 若有m个模块，则称模m交叉编址,由于采用交叉存储编址， 对于任何CPU读写访问或与外设DMA传送，只要是对主存连续字的成块传送，就可以实现多模块流水式并行存取，亦即使多个模块在任一时刻同时并行工作，大大提高存储器的带宽 由于CPU的速度比主存快，同时从主存取出多条指令，必然会提高机器的运行速

7、度,CPU访问4个存储体，分时启动、分时控制，即每经过 个存储周期T就访问一个模块 在0时刻启动模块M0，在 时刻分别启动模块M1,M2,M3 经T周期后，四个模块就都进入了并行工作状态，各模块在存储周期内互相重叠访问 对每个存储体来说，存储周期是T 而对CPU来说，存储周期为 在理想情况下，主存的周期缩短为 ，n为模块数，T为每个存储体的存储周期,程序转移及操作数寻址通常会导致对存储器的访问不是按顺序地址，甚至有可能多个地址访问同一个模块 使交叉存储器的实际有效周期略低于理论上的有效周期 但交叉存储器能大大提高存取速度则是显而易见的 这种方案也有明显的不足 任一模块一旦出现故障，都将影响到整

8、个存储器,2. 多模块交叉存储器的基本结构,四模块交叉存储器的结构 主存被分为4个相互独立、容量相同的模块，每个模块有自己的读写控制电路、地址寄存器和数据寄存器，各自以同等方式与CPU交换信息 地址码的低位字段经过译码选择不同的模块，而高位字段则指向相应模块内的存储字 连续地址分布在相邻的不同模块内，同一模块内地址不连续,借由交叉存储方式，可实现对连续字成块传送的多模块流水式并行存取 CPU同时访问4个模块，由存储器控制部件控制它们分时使用数据总线进行信息传递 对每一个存储器模块而言，从CPU给出访存命令直到读出信息仍然使用一个存取周期时间 但对CPU而言，它可以在一个存取周期内连续访问4个模

9、块，各模块的读写过程重叠进行 多模块交叉存储器是并行存储器结构，大大提高存储器带宽,3.3.3 相联存储器,1. 相联存储器的基本原理 2. 相联存储器的组成,1. 相联存储器的基本原理,通常的存储器：按地址访问，相联存储器：按内容访问 相联存储器是选择记录中的一个字段内容作为地址来存取的存储器 选用来寻址存储器的字段叫做关键字 存储器中存放学生信息，如果选学号作为关键字，就用所给的学号作为地址来访问存储器 当要查找某个学号学生的其他信息时，就可以通过学号直接访问存储器，得到相关信息,存放在相联存储器中的项可以看成具有下列格式：KEY，DATA 其中KEY是地址，DATA是被读写的信息 相联存

10、储器的基本原理 把存储单元所存内容的某一部分作为检索项（即关键字项），用来检索存储器 读出或写入存储器中与该检索项相符的存储单元的内容,2. 相联存储器的组成,相联存储器由存储体、检索寄存器、屏蔽寄存器、符合寄存器、比较线路、代码寄存器、控制线路等组成,存储体：由高速半导体存储器构成，以求快速存取 检索寄存器：存放检索字，位数与存储单元的位数相等 每次检索时，取其中若干位作为检索项（即关键字项） 屏蔽寄存器：存放屏蔽码，位数与检索寄存器位数相同 检索项对应的位值为“1”，其他位值均为“0” 用来将检索寄存器中除检索项以外的位置“0” 符合寄存器：存放按检索项内容进行检索的存储体中与之符合的单元地址 位数等于存储单元数，每一位对应一个存储单元，位的序数即为相联存储器的单元地址,比较线路：把检索项和从存储体中读出的所有单元内容的相应位进行比较 如果有某个存储单元与检索项符合，就把符合寄存器的相应位置“1”，表示该字已被检索 代码寄存器：存放存储体中读出或写入的数据 相联存储器主要用于 虚拟存储器中存放段表、页表和快表 高速缓冲存储器Cache中存放块地址 这两种应用都需要快速查找,本讲到此结束，谢谢！,