DIN EN 16603-50-14-2014 Space engineering - Spacecraft discrete interfaces English version EN 16603-50-14 2014《航天工程 航天器离散接口 英文版本EN 16603-50-14-2014》.pdf

1、Dezember 2014DEUTSCHE NORM DIN-Normenausschuss Luft- und Raumfahrt (NL)Preisgruppe 26DIN Deutsches Institut fr Normung e. V. Jede Art der Vervielfltigung, auch auszugsweise, nur mit Genehmigung des DIN Deutsches Institut fr Normung e. V., Berlin, gestattet.ICS 49.140!%Englische Fassung EN 16603-50-1

2、4:2014Space engineering Spacecraft discrete interfaces;English version EN 16603-50-14:2014Ingnierie spatiale Interfaces lectriques discrtes pour satellites;Version anglaise EN 16603-50-14:2014Alleinverkauf der Normen durch Beuth Verlag GmbH, 10772 Berlin www.beuth.deGesamtumfang 77 SeitenDIN EN 1660

3、3-50-14:2014-12 2 Nationales Vorwort Dieses Dokument (EN 16603-50-14:2014) wurde vom Technischen Komitee CEN/CLC/TC 5 Raumfahrt“ erarbeitet, dessen Sekretariat vom DIN (Deutschland) gehalten wird. Das zustndige deutsche Normungsgremium ist der Arbeitsausschuss NA 131-10-01 AA Interoperabilitt von In

4、formations-, Kommunikations- und Navigationssystemen“ im DIN-Normenausschuss Luft- und Raumfahrt (NL). Dieses Dokument (EN 16603-50-14:2014) basiert auf ECSS-E-ST-50-14C. Dieses Dokument enthlt unter Bercksichtigung des DIN-Prsidialbeschlusses 1/2004 nur die englische Originalfassung von EN 16603-50

5、-14:2014. Dieses Dokument wurde speziell zur Behandlung von Raumfahrtsystemen erarbeitet und hat daher Vorrang vor jeglicher Europischer Norm, da es denselben Anwendungsbereich hat, jedoch ber einen greren Geltungsbereich (z. B. Luft- und Raumfahrt) verfgt. DIN EN 16603-50-14:2014-12 3 Nationaler An

6、hang NA (informativ) Begriffe und Abkrzungen 3 Begriffe und Abkrzungen 3.1 Begriffe aus anderen Normen Fr die Anwendung dieses Dokuments gelten die Begriffe nach ECSS-S-ST-00-01. 3.2 Fr diese Norm spezifische Begriffe 3.2.1 Genauigkeit Nhe der Messung zum tatschlichen Wert, der gemessen wird ANMERKU

7、NG Fr die Anwendung dieses Dokuments wird sie als prozentualer Anteil des gesamten Messbereichs oder als absoluter Wert angegeben. 3.2.2 Pfad Leiterbahn, die ein Signal durch eine Schnittstelle von der Quelle zu dessen Bestimmungsort befrdert ANMERKUNG Ein Pfad umfasst die Innenleiter, jeden dazwisc

8、henliegenden Anschluss und smtliche Pfadbestand-teile, wie z. B. Schutzwiderstnde und Kopplungskondensatoren, aus denen der Signalweg besteht. 3.2.3 Austauschbus fr DHS-Daten zugrundeliegendes Kommunikationsmedium, das die zentralen DHS-Elemente verbindet ANMERKUNG Dieser kann aus mehr als einem phy

9、sikalischen Bus bestehen. 3.2.4 zentrales DHS-Element Bestandteil eines Datenverarbeitungssystems, der ber eine Direktverbindung zum Austauschbus fr DHS-Daten verfgt ANMERKUNG Z. B. Bussteuerung und rechnerferne Endgerte. 3.2.5 peripheres DHS-Element Bestandteil eines Datenverarbeitungssystems, der

10、ber keine Direktverbindung zum Austauschbus fr DHS-Daten verfgt ANMERKUNG Z. B. Messwertgeber und Aktoren. 3.2.6 Verlagerungsspannung des Massepotentials Spannungsunterschied zwischen den Massebezugspotentialen von Quelle und Empfnger ANMERKUNG Anwender sind aufgefordert, diese Definition anstelle d

11、er Asymmetrischen Spannung“ zu verwenden, die bei Bezugnahme auf die wissenschaftliche Definition ungenau ist. DIN EN 16603-50-14:2014-12 4 3.2.7 zeitlicher Bezugspunkt Zeitpunkt, zu dem ein Zeitbereich beginnt oder endet ANMERKUNG Der zeitliche Bezugspunkt ist der Mittelpunkt zwischen der nominell

12、hohen und der nominell niedrigen Signalspannung. 3.3 Abkrzungen Fr die Anwendung dieses Dokuments gelten die Abkrzungen nach ECSS-S-ST-00-01 und die folgenden Abkrzungen: Abkrzung Bedeutung A/D analog in digital (en: analogue to digital) ADC A/D-Wandler (en: analogue digital converter) ASM analoger

13、Signalmonitor (en: analogue signal monitor) BDM zweistufiger diskreter Monitor (en: bi-level discrete monitor) BSD bidirektional seriell digital (en: bi-directional serial digital) BSM Monitor fr zweistufigen Schalter (en: bi-level switch monitor) CM Gleichtakt (en: common mode) DHS Datenverarbeitun

14、gssystem (en: data handling system) HPC Hochleistungsimpuls-Befehl (en: high power command) HC-HPC Hochstrom-Hochleistungsimpuls-Befehl (en: high current high power command) HV-HPC Hochspannungs-Hochleistungsimpuls-Befehl (en: high voltage high power command) ISD serielle digitale Eingabe- (en: inpu

15、t serial digital) LPC Kleinsignal-Steuerbefehl (en: low power command) LPC-P Kleinsignal-Steuerbefehl, gepulst (en: low power command, pulsed) LPC-S Kleinsignal-Steuerbefehl, statisch (en: low power command, static) LSB niedrigstwertiges Bit (en: least significant bit) LV-HPC Niederspannungs-Hochlei

16、stungsimpuls-Befehl (en: low voltage high power command) MSB hchstwertiges Bit (en: most significant bit) OBDH Datenhandhabung an Bord (en: on-board data handling) OSD serielle digitale Ausgabe- (en: output serial digital) TSM Monitor fr Temperaturmessfhler (en: temperature sensors monitor) DIN EN 1

17、6603-50-14:2014-12 5 3.4 Konventionen 3.4.1 Konvention zur Bit-Nummerierung Das hchstwertige Bit eines n-bit-Feldes ist: das mit 0 (Null) nummerierte Bit; das erste bertragene Bit, und das am weitesten links stehende Bit eines Formatdiagramms. Das niedrigstwertige Bit eines n-bit-Feldes ist: das mit

18、 n1 nummerierte Bit; das letzte bertragene Bit, und das am weitesten rechts stehende Bit eines Formatdiagramms. Diese Konvention wird in Bild 3-1 dargestellt. Bild 3-1 Konvention zur Bit-Nummerierung DIN EN 16603-50-14:2014-12 6 3.4.2 Konventionen zum Zeitdiagramm Zeitdiagramme werden immer mit dem

19、frhesten Zeitpunkt am linken Rand und der fortschreitenden Zeit zur Rechten erstellt. Wenn ein Ereignis, wie z. B. ein bergang, bei einem Signal ein Ereignis bei einem anderen Signal auslst, werden beide Signale durch einen Pfeil miteinander verbunden, wobei das Pfeilende beim verursachenden Ereigni

20、s ansetzt und die Pfeilspitze auf das resultierende Ereignis zeigt. Wenn ein Ereignis bei einem Signal das Ergebnis eines Ereignisses bei einem anderen Signal ist und die qualifizierende Bedingung fr ein weiteres oder mehrere weitere Signale darstellt, ist der verbindende Pfeil mit den regelnden Vor

21、aussetzungen durch einen kleinen Kreis mit Mittelpunkt verbunden. Diese Konventionen werden gemeinsam mit den anderen Symbolen fr Zeitdiagramme in Bild 3-2 dargestellt. Legende Zu vernachlssigen, Spannung kann sich ndern. Signal wird sich von schwach zu stark ndern. Signal wird sich von stark zu sch

22、wach ndern. Signal kann stark oder schwach sein, muss jedoch stabil sein. Bild 3-2 Konventionen zum Zeitdiagramm DIN EN 16603-50-14:2014-12 7 3.4.3 Konvention zur Benennung von Signal und Signalereignis Signale werden so benannt, dass der Name die Funktion dieses Signals anzeigt. So kann z. B. eine

23、Uhr, die fr eine Datenbit-Abtastung verwendet wird, DATA_CLK benannt werden. Die Benennung von Steuersignalen ist sinnvoll, wenn die Funktion des Signals, dessen Richtung und dessen Erklrungsebene angegeben werden. Die Richtung wird in Bezug auf das zentrale DHS-Element angegeben, so dass ein OUT-Si

24、gnal eine Ausgabe bedeutet, d. h. vom zentralen Element weg. Ein IN-Signal stellt eine Eingabe fr das zentrale Element dar. So wird z. B. ein Signal, das Daten aus dem zentralen Element heraus transportiert, mit DATA_OUT bezeichnet. Steuersignale oder Gltigkeitsebenen werden in Klammern angegeben. S

25、o wird z. B. ein Gate-Ausgabe-signal, das angegeben wird, wenn es schwach ist, GATE_OUT(L) benannt. Auf hnliche Weise wird ein Eingangssignal, das anzeigt, dass das Gert betriebsbereit ist, READY_IN(H) benannt, wenn es stark ist. Signalereignisse, wie z. B. bergnge oder Impulse, werden gleichfalls s

26、ymbolisch benannt, wobei die Indizes UP“ und DOWN“ verwendet werden. So zeigt z. B. STARTUPein steigendes Flankenereignis am Startsignal an und STOPDOWNbedeutet ein fallendes Flankenereignis am Stoppsignal. RUNUPDOWNzeigt einen positiven Impuls am Betriebssignal an, whrend HALTDOWNUPeinen negativen

27、Impuls am Haltsignal anzeigt. 3.4.4 Referenzen fr die zeitlichen Ablufe und das Messen von Signalen Signalaufbau- und -abbauzeiten, wie in Bild 3-3 gezeigt, werden, wie aus dem vorstehend benannten Bild zu ersehen ist, im Bereich, der zwischen 10 % und 90 % des Unterschiedes zwischen der nominell un

28、teren und der nominell oberen Signalspannung liegt, gemessen. Bild 3-3 Referenzen fr die zeitlichen Ablufe und das Messen von Signalen DIN EN 16603-50-14:2014-12 8 Leerseite EUROPEAN STANDARD NORME EUROPENNE EUROPISCHE NORM EN 16603-50-14 September 2014 ICS 49.140 English version Space engineering -

29、 Spacecraft discrete interfaces Ingnierie spatiale - Interfaces lectriques discrtes pour satellites Raumfahrttechnik - Diskrete Schnittstellen in Raumfahrzeugen This European Standard was approved by CEN on 1 March 2014. CEN and CENELEC members are bound to comply with the CEN/CENELEC Internal Regul

30、ations which stipulate the conditions for giving this European Standard the status of a national standard without any alteration. Up-to-date lists and bibliographical references concerning such national standards may be obtained on application to the CEN-CENELEC Management Centre or to any CEN and C

31、ENELEC member. This European Standard exists in three official versions (English, French, German). A version in any other language made by translation under the responsibility of a CEN and CENELEC member into its own language and notified to the CEN-CENELEC Management Centre has the same status as t

32、he official versions. CEN and CENELEC members are the national standards bodies and national electrotechnical committees of Austria, Belgium, Bulgaria, Croatia, Cyprus, Czech Republic, Denmark, Estonia, Finland, Former Yugoslav Republic of Macedonia, France, Germany, Greece, Hungary, Iceland, Irelan

33、d, Italy, Latvia, Lithuania, Luxembourg, Malta, Netherlands, Norway, Poland, Portugal, Romania, Slovakia, Slovenia, Spain, Sweden, Switzerland, Turkey and United Kingdom. CEN-CENELEC Management Centre: Avenue Marnix 17, B-1000 Brussels 2014 CEN/CENELEC All rights of exploitation in any form and by a

34、ny means reserved worldwide for CEN national Members and for CENELEC Members. Ref. No. EN 16603-50-14:2014 EEN 16603-50-14:2014 (E) 2 Table of contents Foreword 6 1 Scope . 7 2 Normative references . 8 3 Terms, definitions and abbreviated terms 9 3.1 Terms from other standards 9 3.2 Terms specific t

35、o the present standard . 9 3.3 Abbreviated terms. 10 3.4 Conventions 11 3.4.1 Bit numbering convention 11 3.4.2 Timing diagram conventions . 11 3.4.3 Signal and signal event naming convention 12 3.4.4 Signal timing and measurement references 13 4 General 14 4.1 Introduction . 14 4.2 Architectural co

36、ncepts 14 4.2.1 Overview . 14 4.2.2 General failure tolerance . 15 4.2.3 Interface control during power cycling . 16 4.2.4 Cross-strapping . 17 4.2.5 Harness cross-strapping . 18 4.2.6 Cable capacitance. 21 5 Analogue signal interfaces 22 5.1 Overview 22 5.2 Analogue signal monitor (ASM) interface 2

37、2 5.2.1 General . 22 5.2.2 Analogue signal monitor interface . 24 5.3 Temperature sensors monitor (TSM) interface 26 5.3.1 Overview . 26 5.3.2 TSM acquisition layout 27 5.3.3 TSM acquisition resolution 27 5.3.4 TSM wire configuration . 27 DIN EN 16603-50-14:2014-12 EN 16603-50-14:2014 (E) 3 5.3.5 TS

38、M electrical characteristics 28 6 Bi-level discrete input interfaces 36 6.1 Bi-level discrete monitor (BDM) interface 36 6.1.1 Overview . 36 6.1.2 Bi-level discrete monitor interface . 36 6.2 Bi-level switch monitor (BSM) interface . 38 6.2.1 General principles . 38 6.2.2 Bi-level switch monitor int

39、erface 39 7 Pulsed command interfaces 41 7.1 High power command (HPC) interfaces 41 7.1.1 General principles . 41 7.1.2 High power command interface . 41 7.1.3 Low voltage high power command (LV-HPC) electrical characteristics . 42 7.1.4 High voltage high power command (HV-HPC) electrical characteri

40、stics . 44 7.1.5 High current high power command (HC-HPC) electrical characteristics . 45 7.1.6 Wiring type 46 7.1.7 High power command interface arrangement 46 7.2 Low power command (LPC) interface . 47 7.2.1 General . 47 7.2.2 Low power command interface . 47 7.2.3 LPC electrical characteristics 4

41、8 7.2.4 Wiring type 49 7.2.5 Interface arrangement . 49 8 Serial digital interfaces 50 8.1 Foreword 50 8.2 General principles of serial digital interfaces . 50 8.2.1 Overview . 50 8.2.2 General requirements . 51 8.3 16-bit input serial digital (ISD) interface 52 8.3.1 16-bit input serial digital int

42、erface description 52 8.3.2 Signals skew . 52 8.3.3 ISD interface timing specification 52 8.3.4 16-bit input serial digital interface: signal description . 55 8.4 16-bit output serial digital (OSD) interface description 57 8.4.1 16-bit output serial digital interface description 57 DIN EN 16603-50-1

43、4:2014-12 EN 16603-50-14:2014 (E) 4 8.4.2 Signals skew . 57 8.4.3 OSD interface timing specification . 58 8.4.4 16-bit output serial digital interface signal description 59 8.5 16-bit bi-directional serial digital (BSD) interface description . 61 8.6 Serial digital interface electrical circuits desc

44、ription . 62 8.7 Balanced differential serial digital interface signals . 63 8.7.1 Balanced differential serial digital interface - GATE_WRITE circuits . 63 8.7.2 Balanced differential serial digital interface - DATA_CLK_OUT circuits . 63 8.7.3 Balanced differential serial digital interface - DATA_O

45、UT circuits 63 8.7.4 Balanced differential serial digital interface - DATA_IN circuits . 64 8.7.5 Balanced differential serial digital interface - GATE_READ circuits . 64 8.8 Serial digital interface circuit electrical characteristics . 64 8.8.1 Introduction . 64 8.8.2 Provisions . 64 Annex A (infor

46、mative) Tailoring guidelines . 68 Bibliography . 69 Figures Figure 3-1: Bit numbering convention . 11 Figure 3-2: Timing diagram conventions . 12 Figure 3-3: Signal timing and measurement references 13 Figure 4-1: Architectural context of interfaces defined in this standard . 15 Figure 4-2: General

47、scheme of redundant units cross-strapping 17 Figure 4-3: Example scheme for Single source Dual receiver cross-strapping 19 Figure 4-4: Example scheme for Dual source Single receiver cross-strapping 20 Figure 4-5: Cable capacitance definitions . 21 Figure 5-1: Analogue signal monitor (single ended so

48、urce) interface arrangement 26 Figure 5-2: Analogue signal monitor (differential source) interface arrangement . 26 Figure 5-3: TSM1 reference model . 29 Figure 5-4: Requirement for Rth/Rthas a function of RNORMand Rth. x = 0,01 . 29 Figure 5-5: TSM1 interface arrangement 31 Figure 5-6: TSM2 interfa

49、ce arrangement 33 Figure 5-7: Example TSM1 and 4K3A354 thermistor 34 Figure 5-8: Example TSM1 and YSI44907 thermistor . 34 Figure 5-9: Example TSM2 and PT1000 thermistor 35 Figure 6-1: BDM Interface configuration . 38 DIN EN 16603-50-14:2014-12 EN 16603-50-14:2014 (E) 5 Figure 6-2: Switch status circuit interface arrangement 40 Figure 7-1: HPC interface arrangement 46 Figure 7-2: LPC active signal output voltage vs. load current . 48 Figure 7-3: LPC-P and LPC-S interface arrang