1、UNION INTERNATIONALE DES TLCOMMUNICATIONS5)4 4 SECTEUR DE LA NORMALISATION (03/96)DES TLCOMMUNICATIONSDE LUIT#!2!#4 2)34)15%3 . 2!,%3 $%3#/%8)/.3 4 , 0(/.)15%3).4%2.!4)/.!,%3 %4 $%3 #)2#5)434 , 0(/.)15%3 ).4%2.!4)/.!58).4%2 description des formats de donnes selon le type de dispositif avec lequel li
2、nterface DPI est employe; rgles de mise en uvre du dispositif lorsquil sagit dun codeur vocal; et exemples de configuration de linterface DPI.A titre dinformation, une description de la spcialisation utilise par le laboratoire hte pour son travail sur le codeur 8 kbit/s de lUIT-T est donne en append
3、ice.3 DfinitionsPour les besoins de la prsente Recommandation, les dfinitions et abrviations suivantes sappliquent.3.1 codec: paire codeur/dcodeur.3.2 signal binaire cod: une des reprsentations possibles du signal au niveau de linterface parallle numrique;reprsente en gnral le signal la sortie dun c
4、odeur ou lentre dun dcodeur. Peut aussi reprsenter une voie decommunication.3.3 CuT: codec sous test.3.4 DPD: dispositif de traitement numrique.3.5 DPI: interface parallle numrique dfinie dans la prsente Recommandation.3.6 intervalle de temps de linterface (INTI): intervalle de temps entre deux fron
5、ts montants du signal dhorloge.Un intervalle INTI est marqu valide lorsque le signal de marquage est 1 (travail) et marqu non valide quand le signalde marquage est 0.3.7 LSb: bit le moins significatif (least significant bit).3.8 signal de marquage (marquage): signal un bit qui indique si les donnes
6、prsentes sur le bus sont valides.3.9 MSb: bit le plus significatif (most significant bit).2 Recommandation G.192 (03/96)3.10 fonctionnement normal: mode de fonctionnement de linterface pour un traitement normal par les dispositifs.Autre solution: procdure de rinitialisation.3.11 procdure de rinitial
7、isation: procdure lance lorsque le signal de rinitialisation est actif pendant16 intervalles INTI, et qui dure 1616 intervalles INTI au total. Sert synchroniser tous les dispositifs de la chane avecleur tat de rinitialisation initial. Cette procdure termine, linterface DPI et les dispositifs interco
8、nnects repassent enmode de fonctionnement normal.NOTE 1616 intervalles INTI correspondent 1 ms (16 intervalles INTI) plus 100 ms (1600 intervalles INTI) pour unehorloge 16 kHz.3.12 rinitialisation (reset): signal actif ltat bas utilis pour lancer la procdure de rinitialisation.3.13 Rx_Clk: signal dh
9、orloge vers larrire. Sert synchroniser les dispositifs quand lhorloge principale se situedans lun des dispositifs intermdiaires de la chane.3.14 bit logique: lment du signal binaire cod pour lequel les bits logiques 1 et 0 sont reprsents par desmots de 16 bits justifis droite.3.15 mot de synchronisa
10、tion: lment du signal binaire cod prvu pour la synchronisation et la suppression detrame.3.16 signal temporel: autre reprsentation possible du signal au niveau des interfaces DPI; reprsente en gnraldes chantillons temporels. Intervient ncessairement entre la source de donnes, le puits de donnes et l
11、es codecs.3.17 Tx_Clk: signal dhorloge vers lavant. Signal constant qui fournit le dbit de base aux dispositifsinterconnects.4 Description gnrale de linterface numrique parallleNormalement, dans une procdure de normalisation dun codec vocal par lUIT-T, on applique un ensemble de donnesnumriques dess
12、ai aux diffrents codecs sous test (Cut) (codecs under test). La Figure 1 illustre une configurationdessai dans laquelle trois dispositifs de traitement numrique (DPD) (digital processing devices) sont interconnects aumoyen dinterfaces DPI. Chacun des dispositifs possde une interface dentre et de sor
13、tie.T1519660-95/d01FIGURE 1/G.192Configuration dessai gnrique avec utilisation de linterface DPIdispositif de traitementnumrique n 1dispositifde traitementnumriquen 2dispositifde traitementnumriquen 3interfaceparalllenumriqueinterfaceparalllenumriqueinterfaceparalllenumriqueinterfaceparalllenumrique
14、sourcede donnespuitsde donnesFIGURE 1/G.192.D01 = 4 cmUn ensemble de donnes numriques dessai (gnralement des signaux vocaux numriss) est envoysynchroniquement de la source de donnes vers le premier dispositif DPD, qui pourrait tre la partie codage dun codecsous test. Les donnes traites sont ensuite
15、envoyes dans le format appropri au deuxime dispositif DPD de la chane,celui-ci pouvant tre un modle de voie, par exemple. Aprs traitement par le deuxime dispositif DPD, les donnes sontenvoyes au dernier dispositif DPD, qui pourrait tre la partie dcodeur dun codec sous test. Les donnes en sortie dude
16、rnier dispositif DPD sont finalement collectes par le puits de donnes. Il est noter quil est inutile quelles aient lemme format aux diffrents stades dutilisation de linterface DPI de la Figure 1.Un nombre quelconque de dispositifs DPD pourraient en principe tre connects, autorisant ainsi la formatio
17、n destructures complexes (par exemple pour simuler des codecs placs en srie dans deux systmes numriques cellulairesmobiles diffrents). On trouvera dautres exemples dapplications dans lAnnexe D.Linterface est capable de vhiculer en parallle jusqu 16 bits de donnes (D15D0) dun dispositif (metteur) lau
18、tre(rcepteur). Les mots de donnes valides sont identifis par des bits de marquage.Recommandation G.192 (03/96) 3Un signal dhorloge vers lavant (Tx_Clk) est transmis en parallle avec les signaux de donnes de linterface. Un signaldhorloge vers larrire (Rx_Clk) est aussi disponible pour certaines utili
19、sations. Un signal rinitialisation ()reset actif ltat bas est appliqu pour la synchronisation des dispositifs dune chane.4.1 Description logiqueLes configurations matrielles dessai peuvent diffrer selon le processus de normalisation. Toutefois, le format de basedes donnes traversant linterface DPI e
20、st le mme. Les donnes, constitues de mots de 16 bits, sont pointes en entreet en sortie une certaine frquence (16 kHz, par exemple) et marques comme valides ou non valides par un bit demarquage spcial, conformment aux indications de la Figure 2. La transmission est synchrone dans lensemble dumontage
21、 et le bit de marquage dtermine si le dispositif prcdent tait prt envoyer des donnes.La Figure 3 reprsente une structure matrielle technique gnrique de linterface DPI. Tous les signaux de donnes, demarquage et dhorloge sont mis en mmoire tampon dans lmetteur et le rcepteur. Les bits de donnes et de
22、marquagesont mmoriss dans un registre parallle durant un intervalle de temps de linterface. La structure matrielle estindpendante du type de logique utilis mais doit tre de mme type dans une paire metteur/transmetteur interconnects.Si une terminaison de ligne est ncessaire pour rduire les rflexions
23、du signal, il faut quelle corresponde au type delogique choisi (et quelle soit si possible conforme ses spcifications).D15D14D13D12:D3D2D1D0:0010000001 1 1 1111T1519670-95/d020donnesnonvalidesdonnesnonvalidesdonnesnonvalidesdonnesnonvalidesdonnesnonvalidesdonnesnonvalidesdonnesnonvalidesdonnesnonval
24、idesdonnesnonvalidesdonnesnonvalidesdonnesvalidesdonnesvalidesdonnesvalidesdonnesvalidesdonnesvalidesdonnesvalidesdonnesvalidesdonnesvalidesdonnes non valides, ignorerMarquage0 repos1 travailFIGURE 2/G.192Exemple de flux de donnes possible dans linterface DPIFIGURE 2/G.192.D02 = 9.5 cmTandis que la
25、Figure 3 montre linterface du point de vue des deux systmes interconnects, la Figure 4 la montre dupoint de vue dun dispositif donn. Sur la Figure 4, il est possible de voir o se trouvent lalgorithme, les lignes dedonnes utiliser, ainsi que de comprendre la faon dont les autres signaux de commande s
26、ont achemins dans ledispositif DPD donn et comment ils le traversent. Trois exemples de configuration de dispositif sont montrs sur cettefigure, comments plus loin au 4.2.Actuellement, seule une application matrielle de base avec des composants de type TTL a t teste et utilise, dont ladescription es
27、t donne lAnnexe A.4.2 Horloge matresse et sa rinitialisationLe signal dhorloge utilis par les dispositifs interconnects par linterface DPI ne doit tre gnr que par un dispositifde la chane. Cette horloge matresse est fournie par la source de donnes dans le cas le plus simple. Dans ce cas, seul unsign
28、al dhorloge vers lavant est ncessaire, cest-dire de la source de donnes vers le puits de donnes en passant parles dispositifs interconnects.4 Recommandation G.192 (03/96)T1519680-95/d03registreconnecteur mle 25 broches connecteur femelle 25 brochescblesignalvocaldonnesmarquageTx_Clkregistrecircuit p
29、ilotesignalvocaldonnesmarquagevers lavantvers larrireTx_ClkRx_Clkcircuit pilote circuit piloterinitia-lisationterresensct metteur ct rcepteursensrinitia-lisationterreRx_ClkFIGURE 3/G.192Diagramme de base dapplication matrielle de linterface DPIcircuitpilote1616FIGURE 3/G.192.D03 = 12.5 cmDans dautre
30、s cas, comme le montre la Figure 4, lhorloge matresse peut tre situe ailleurs dans la chane. Par exemple,lorsquun codec est connect une voie relle, cest la voie qui doit fournir le signal dhorloge matresse et assurer larinitialisation, et tous les autres dispositifs doivent se synchroniser avec elle
31、. Cest elle qui doit gnrer les horloges verslavant (Tx_Clk) et vers larrire (Rx_Clk). Tous les dispositifs doivent tre configurs pour se servir du signal Rx_Clkou Tx_Clk, selon lemplacement de lhorloge matresse. La Figure 4 donne un exemple de configuration.Il en est de mme pour le signal de rinitia
32、lisation, qui doit tre obtenu par un dispositif partir de son interface de sortie(pour les dispositifs situs avant lentit de rinitialisation matre) ou partir de son interface dentre (dispositifs verslavant).4.3 Synchronisation, intervalles de temps et capacitLes bits de donnes et de marquage sont po
33、ints en sortie du ct metteur sur le front montant du signal Tx_Clk et enentre du ct rcepteur sur le front descendant du signal Tx_Clk (voir la Figure 5).Un intervalle de temps dinterface (INTI) (interface timeslot) est dfini comme une priode dhorloge mesure entredeux fronts montants successifs du si
34、gnal dhorloge. Seize bits de donnes, numrots de D0 D15, et un bit demarquage sont transmis dans chaque intervalle INTI. Les intervalles INTI sont marqus valides quand le signal demarquage est 1, autrement ils sont marqus non valides.Les fonctions de linterface sont en principe indpendantes de la frq
35、uence dhorloge, qui peut atteindre plusieurs MHz etqui est limite par les longueurs de cble et les types de circuits intgrs utiliss. Pour les codecs de tlphonie, unehorloge 16 kHz (Tx_Clk) ayant un cycle utile de 50% est utilise dans la plupart des cas. On a alors en principe unecapacit totale de 25
36、6 kbit/s (16 bits 16 kHz).Recommandation G.192 (03/96) 5Si le dispositif matre est situ lintrieur dune chane de dispositifs interconnects, comme sur la Figure 4, alors soninterface dentre envoie le signal Rx_Clk vers larrire. Le dispositif voisin vers larrire doit rgnrer cette horloge etlutiliser co
37、mme un signal Tx_Clk. En raison de dphasages possibles entre Rx_Clk et Tx_Clk, les bits de donnes et demarquage doivent toujours tre dclenchs par le signal dhorloge Tx_Clk vers lavant.4.4 Procdure de rinitialisationLe signal de rinitialisation rinitialisation ()reset est un signal de type travail-re
38、pos qui a pour fonction desynchroniser tous les dispositifs de la chane. En fonctionnement normal, il doit tre inactif (il est 1). Il est appliquau(x) dispositif(s) adjacent(s) par lentit matre de la rinitialisation (la source de donnes ou la voie, par exemple). Pourla procdure de rinitialisation, l
39、e respect des tapes dcrites ci-dessous garantira la synchronisation souhaite. LaFigure 6 illustre les signaux durant cette procdure.La procdure de rinitialisation est lance en faisant basculer le signal de rinitialisation rinitialisation ()reset 0(actif) sur le front montant du signal Tx_Clk (les bi
40、ts de donnes et de marquage sont aussi mis 0).Chaque dispositif de la chane doit recevoir le signal de rinitialisation au niveau de son entre rinitialisation ()reset etdoit le rgnrer et lmettre au niveau de sa sortie rinitialisation ()reset (lentre et la sortie peuvent dpendre delemplacement de lent
41、it matre de la rinitialisation).Tous les dispositifs doivent tester le signal de rinitialisation sur le front descendant du signal Tx_Clk (de mme quepour les bits de donnes et de marquage) et dmarrer ou continuer leur propre procdure de rinitialisation si le signalrinitialisation ()reset est actif (
42、0) en cet instant.Le signal de rinitialisation doit rester actif pendant au moins 16 cycles dhorloge (1 ms pour une frquence dhorloge de16 kHz) et doit tre bascul en position inactif (1) sur le front montant de Tx_Clk. Cette opration est illustre par laFigure 6.La source de donnes doit attendre exac
43、tement 1600 autres cycles dhorloge (100 ms pour une frquence dhorloge gale 16 kHz), avant quun premier intervalle INTI soit marqu valide; les premires valeurs de donnes valides pourrontalors tre transmises (les premiers chantillons un codeur vocal, par exemple). Cette dure correspondra au temps, don
44、tdisposeront les dispositifs de la chane pour sinitialiser correctement et se prparer traiter les donnes.5 Application matrielle5.1 Type de connecteur, attribution des broches et cblageDu ct metteur, il existe un connecteur mle Sub-D 25 broches et du ct rcepteur le connecteur femellecorrespondant. L
45、e Tableau 1 montre lattribution des broches de linterface numrique parallle.Il est prconis dutiliser une stratgie de cblage qui maximise le rejet du bruit. Pour rduire linfluence de ce dernier, ilest recommand demployer des conducteurs parallles constitus de paires torsades, la connexion des broches
46、 tantconforme lattribution du Tableau 1. Dans ce cas, les fils vhiculant les signaux de marquage, rinitialisation ()reset ,Tx_Clk et Rx_Clk seront torsads avec un fil de terre, sauf dans le cas de cbles plus courts que la normale.5.2 Circuits pilotes et terminaison de la ligne du rcepteurDu fait que
47、 toutes les lignes de donnes, de marquage, de rinitialisation et dhorloge doivent tre commandes par descircuits pilotes aliments par la mme valeur de tension de signalisation, il faut prvoir une terminaison de ligne adaptepermettant de rduire les rflexions. Le type de terminaison dpendra du type de logique choisi. LAnnexe A fournit unespcification pour la logique TTL.5.3 Multiplexeur commande rpartieLes circuits de terminaison ne doivent pas tre placs lintrieur des rcepteurs, mais situs lextrieur une ou auxex
copyright@ 2008-2019 麦多课文库（www.mydoc123.com）网站版权所有
备案/许可证编号：苏ICP备17064731号-1