ITU-T G 753 SPANISH-1993 THIRD ORDER DIGITAL MULTIPLEX EQUIPMENT OPERATING AT 34 368 kbit s AND USING POSITIVE ZERO NEGATIVE JUSTIFICATION《以34 368 kbit s速率运行并使用正 零 负码数调整的三级数字多路复用设备.pdf

1、UNIN INTERNACIONAL DE TELECOMUNICACIONESUIT-T G.753SECTOR DE NORMALIZACINDE LAS TELECOMUNICACIONESDE LA UITASPECTOS GENERALES DE LOS SISTEMASDE TRANSMISIN DIGITALEQUIPOS TERMINALESEQUIPO MLTIPLEX DIGITAL DE TERCERORDEN QUE FUNCIONA A 34 368 kbit/s YUTILIZA JUSTIFICACINPOSITIVA/NULA/NEGATIVARecomenda

2、cin UIT-T G.753(Extracto del Libro Azul)NOTAS1 La Recomendacin UIT-T G.753 se public en el fascculo III.4 del Libro Azul. Este fichero es un extracto delLibro Azul. Aunque la presentacin y disposicin del texto son ligeramente diferentes de la versin del Libro Azul, elcontenido del fichero es idntico

3、 a la citada versin y los derechos de autor siguen siendo los mismos (Vase acontinuacin).2 Por razones de concisin, el trmino Administracin se utiliza en la presente Recomendacin para designar auna administracin de telecomunicaciones y a una empresa de explotacin reconocida. UIT 1988, 1993Reservados

4、 todos los derechos. No podr reproducirse o utilizarse la presente Recomendacin ni parte de la misma decualquier forma ni por cualquier procedimiento, electrnico o mecnico, comprendidas la fotocopia y la grabacin enmicropelcula, sin autorizacin escrita de la UIT.Fascculo III.4 - Rec. G.753 1Recomend

5、acin G.753Fascculo III.4 - Rec. G.753EQUIPO MLTIPLEX DIGITAL DE TERCER ORDEN QUE FUNCIONAA 34 368 kbit/s Y UTILIZA JUSTIFICACIN POSITIVA/NULA/NEGATIVA(Ginebra, 1980; modificada posteriormente)1 Consideraciones generalesEl sistema mltiplex digital de tercer orden con justificacin positiva/nula/negati

6、va que se describe acontinuacin est destinado a la conexin digital entre pases que tienen el mismo tipo de justificacin y que utilizancualquier sistema digital de segundo orden a 8448 kbit/s.2 Velocidad binariaLa velocidad binaria nominal deber ser de 34 368 kbit/s. La tolerancia para esta velocidad

7、 no deber pasarde 20 partes por milln (ppm).3 Estructura de tramaEl cuadro 1/G.753 indica:- la velocidad binaria de los afluentes y el nmero de afluentes;- el nmero de bits por trama;- el plan de numeracin de los bits;- la asignacin de los bits;- la seal de alineacin de trama concentrada.2 Fascculo

8、III.4 - Rec. G.753CUADRO 1/G.753Estructura de trama para la multiplexacin a 34 368 kbit/s que emplea la justificacin positiva/nula/negativaVelocidad binaria de los afluentes (kbit/s) 8448Nmero de afluentes 4Estructura de trama Plan de numeracin de los bitSeal de alineacin de trama (111110100000)Bits

9、 procedentes de los afluentes secundariosBits de control de justificacin (Cj1)Bits para funciones de servicioBits de control de justificacin (Cj2)Bits procedentes de los afluentes secundariosBits de control de justificacin (Cj3)Bits reservados para uso nacionalBits procedentes de los afluentes dispo

10、nibles para justificacinnegativaBits procedentes de los afluentes disponibles para justificacin positivaBits procedentes de los afluentesGrupo I1 a 1213 a 716Grupo II1 a 45 a 89 a 1213 a 716Grupo III1 a 45 a 89 a 1213 a 1617 a 716Longitud de la tramaDuracin de la tramaBits por afluenteVelocidad mxim

11、a de justificacin por afluente2148 bits62,5 s52816 kbit/sNota Cjnindica el n-simo bit de control de justificacin del j-simo afluente.4 Prdida y recuperacin de la alineacin de trama y acciones consiguientesEl sistema de alineacin de trama deber ser adaptable a la tasa de errores del enlace en lnea. H

12、asta que serecupere la alineacin de trama, el sistema de alineacin de trama deber mantener su posicin. Deber emprenderse unanueva bsqueda de la seal de alineacin de trama cuando se hayan recibido incorrectamente en sus posiciones tres oms seales consecutivas de alineacin de trama.Se considerar recup

13、erada la alineacin de trama cuando se reciban correctamente, en sus posiciones previstas,dos seales consecutivas de alineacin de trama.5 Mtodo de multiplexacinSe recomiendan el entrelazado cclico de los bits en el orden de numeracin de los afluentes y la justificacinpositiva-negativa con control por

14、 dos instrucciones. La seal de control de justificacin debe estar distribuida y utilizarlos bits Cjn(n = 1, 2, 3; vase el cuadro 1/G.753). Es posible la correccin de un error en una instruccin.La justificacin positiva deber indicarse mediante la seal 111, transmitida en cada una de dos tramasconsecu

15、tivas; la justificacin negativa debe indicarse mediante la seal 000, transmitida en cada una de dos tramasconsecutivas, y la ausencia de justificacin por la seal 111 en una trama seguida por 000 en la trama siguiente.Los intervalos de tiempo de dgito 9, 10, 11 y 12 (grupo III) se utilizan para los b

16、its portadores de informacin(justificacin negativa), y los intervalos de tiempo de dgito 13, 14, 15 y 16 del grupo III, en caso necesario, para los bitsno portadores de informacin (justificacin positiva) para los afluentes 1, 2, 3, 4, respectivamente.Fascculo III.4 - Rec. G.753 3Adems, cuando no se

17、transmite informacin de los afluentes 1, 2, 3 y 4, los bits 9, 10, 11 y 12 del grupo IIIestn disponibles para transmitir informacin sobre el tipo de justificacin (positiva o negativa) en las tramas quecontienen instrucciones de control de justificacin positiva y sobre la magnitud intermedia de fluct

18、uacin de fase en lastramas que contienen instrucciones de justificacin negativa.El cuadro 1/G.753 indica la velocidad mxima de justificacin por afluente.6 Fluctuacin de faseLa magnitud de la fluctuacin de fase que debe aceptarse a la entrada del multiplexor y del demultiplexor ha deajustarse a lo es

19、pecificado en el 3.1.1 de la Recomendacin G.823. Habra que estudiar y especificar la magnitud de lafluctuacin de fase a la salida del multiplexor y del demultiplexor.7 Interfaz digitalSe halla en estudio el interfaz a la velocidad binaria nominal de 34 368 kbit/s.8 Seal de temporizacinEl reloj deber

20、 poder controlarse por una fuente exterior.9 Dgitos de servicioHay disponibles algunos bits por trama para funciones de servicio (bits 5, 6 y 8 del grupo II) para aplicacionesnacionales e internacionales. Los bits 5 y 6 del grupo II estn disponibles para un canal de servicio digital entre dosequipos

21、 terminales (utilizando modulacin delta adaptativa a 32 kbit/s) y el bit 8 del grupo II est disponible para lallamada de un canal de servicio digital.10 Condiciones de avera y acciones consiguientes10.1 El equipo mltiplex digital deber detectar las condiciones de avera siguientes:10.1.1 Fallo de la

22、fuente de alimentacin.10.1.2 Prdida de la seal entrante a 8448 kbit/s a la entrada del multiplexor.Nota Cuando se utilizan circuitos separados para la seal digital y la seal de temporizacin, la prdida de unao ambas seales debe considerarse como prdida de la seal entrante.10.1.3 Prdida de la seal ent

23、rante a 34 368 kbit/s a la entrada del demultiplexor.Nota La deteccin de esta condicin de avera slo es necesaria cuando no provoca una indicacin de prdidade la alineacin de trama.10.1.4 Prdida de la alineacin de trama.10.1.5 Indicacin de alarma recibida del equipo mltiplex distante en la entrada a 3

24、4 368 kbit/s del demultiplexor (vaseel 10.2.2).10.2 Acciones consiguientesTras la deteccin de una condicin de avera, debern efectuarse las acciones adecuadas, especificadas en elcuadro 2/G.753. Estas acciones son las siguientes:10.2.1 Generacin de una indicacin de alarma de mantenimiento inmediato p

25、ara notificar que la calidad defuncionamiento es inferior a normas aceptables y que es necesario proceder a una operacin local de mantenimiento.Cuando se detecta la seal de indicacin de alarma (SIA) a la entrada a 34 368 kbit/s del demultiplexor deber inhibirsela indicacin de alarma de mantenimiento

26、 inmediato asociada a la prdida de la alineacin de trama (vase nota 1del 10.2.5).Nota Se deja a discrecin de cada Administracin la ubicacin y utilizacin de una posible alarma visual y/oaudible activada por esta indicacin de alarma de mantenimiento inmediato.10.2.2 Transmisin de una indicacin de alar

27、ma hacia el equipo mltiplex distante, generada haciendo pasar del estado0 al estado 1 el bit 7 del grupo II en la salida a 34 368 kbit/s del multiplexor.4 Fascculo III.4 - Rec. G.75310.2.3 Aplicacin de la SIA (vase la nota 2 del 10.2.5) a las cuatro salidas de afluente a 8448 kbit/s deldemultiplexor

28、.10.2.4 Aplicacin de la SIA (vase la nota 2 del 10.2.5) a la salida a 34 368 kbit/s del multiplexor.10.2.5 Aplicacin de la SIA (vase la nota 2) a los intervalos de tiempo de la seal a 34 368 kbit/s a la salida delmultiplexor correspondientes al afluente a 8448 kbit/s de que se trate.Nota 1 La veloci

29、dad binaria de la SIA a la salida del demultiplexor correspondiente debe ser la especificadapara los afluentes. Se est estudiando an el modo de obtenerlo.Nota 2 El contenido binario equivalente de la SIA a 8448 kbit/s y 34 368 kbit/s es un tren continuo de 1binarios.CUADRO 2/G.753Condiciones de aver

30、a y acciones consiguientesAcciones consiguientes (vase el 10.2)CondicionesGeneracinde unaTransmisinde unaAplicacin de la SIAParte delequipode avera(vase el 10.1)indicacin dealarma demantenimientoinmediatoindicacin dealarma almultiplexordistanteA todos losafluentesA la sealcompuestaA los intervalos d

31、etiempopertinentesde la seal compuestaMultiplexor ydemultiplexorFallo de la fuente dealimentacinS S(de ser posibleen la prctica)S(de ser posibleen la prctica)S(de ser posibleen la prctica)MultiplexorsolamentePrdida de la sealentrante en unafluenteS SPrdida de la sealentrante a 34 368kbit/sS S SDemul

32、ti-plexorsolamentePrdida de laalineacin de trama S S SSIA recibida delmultiplexor distanteNota Un S en el cuadro significa que debe efectuarse la accin mencionada, como consecuencia de la correspondiente condicinde avera. Un espacio en blanco en el cuadro significa que la accin correspondiente no debe efectuarse como consecuencia de lacondicin de avera pertinente, si esta condicin es la nica presente. Si apareciese simultneamente ms de una condicin deavera, la accin correspondiente deber efectuarse si, con relacin a la misma, aparece por lo menos un S.