[考研类试卷]存储系统模拟试卷2及答案与解析.doc

1、存储系统模拟试卷 2 及答案与解析一、单项选择题1 虚拟存储器理论上的最大容量取决于( )。（A）辅存容量（B）主存容量（C）虚地址长度（D）实地址长度2 下面关于虚拟存储器的说法中，错误的是( )。（A）在虚拟存储器中，各个进程作业占用的存储空间大小是不相同的（B）虚拟存储器的引入是为了扩大程序所能够访问的存储空间（C）实现虚拟存储器不需要硬件的支持（D）虚拟存储器的实际容量等于辅助存储器的容量3 某分页系统的逻辑地址长 18 位，其中高 8 位为页号，低 10 位为页内地址。则该分页系统的页面长度为( )字节。（A）1 024（B） 51 2（C） 256（D）1284 页式存储管理系统不

2、会出现( )。（A）抖动颠簸 B。内零头(内碎片)（B）外零头(外碎片)（C）越界访问5 LRU 替换算法所基于的考虑是( )。（A）在最近的过去用得少的信息，在最近的将来将会用得多（B）在最近的过去用得多的信息，在最近的将来将会用得少（C）在最近的过去很久未使用的信息，在最近的将来将会使用（D）在最近的过去很久未使用的信息，在最近的将来也不会使用6 能够采用“ 紧凑压缩紧缩 (CompaCtion)”操作来消除内存 “零头(碎片)”的前提是采用( )来实现逻辑地址到物理地址的变换。（A）页表（B）段表（C）动态重定位（D）静态重定位7 下列关于页式存储管理与段式存储管理的区别的论述中，正确的

3、是( )。（A）页式存储管理更有利于存储保护（B）段式存储管理的存储空间利用率较高（C）在段式存储管理中，指令或数据不会跨段存储（D）段的尺寸要大于页的尺寸8 页式虚拟存储器中的页表设置“脏位修改位” 的目的是 ( )。（A）表示数据有错（B）减少 IO 传输量（C）防止非法访问（D）提高可靠性9 下列关于页式存储管理与段式存储管理的区别的论述中，错误的是( )。（A）分页对程序员是透明的（B）段式存储管理处理零头的方法是紧凑（C）分段对程序员是不透明的（D）页式存储管理处理零头的方法是交换与覆盖10 下列关于段页式存储管理的地址映像表的描述中，正确的是( )。（A）每个作业进程拥有一个独立的

4、页表（B）每个作业进程拥有一个独立的段表和一个独立的页表（C）每个作业进程拥有一个独立的段表，每个段拥有一个独立的页表（D）每个作业进程拥有一个独立的页表，每个段拥有一个独立的段表11 下列关于“ 抖动” 的描述中，错误的是 ( )。（A）请求式页式存储管理系统可能会出现“抖动(Thrashing)”现象（B）出现 “抖动” 的原因是指令或数据跨页存储，而分配给程序的页框数偏少（C）可以通过实行“对齐存储”来消除“ 抖动”（D）可以通过减少页面尺寸，来消除“抖动”12 “缺页故障 (也叫页面故障 )”的原因是( )。（A）页面不在内存中（B）页面中的数据有错（C）调页时 IO 出错（D）指令或

5、数据跨页存储13 当缺页故障处理完毕后，处理器将( )。（A）重新执行引发缺页故障的指令（B）执行导致发生缺页故障的指令的下一条指令（C）重头开始执行发生缺页故障的指令所在的进程（D）终止执行发生缺页故障的指令所在的进程14 下列关于虚拟存储器的说法，正确的是( )。（A）页面大小只能是 2 的正整数次幂（B）虚拟存储器的容量等于主存的容量（C） TLB 缺失只能由硬件来处理（D）虚拟存储器的访问速度等于主存的速度15 在页面尺寸为 4 KB 的页式存储管理中，页表中的内容依次是2、5、6、8、7、11。则物理地址 32773 对应的逻辑地址为( )。（A）32773（B） 42773（C）

6、12293（D）6277316 下列关于 CaChe 和虚拟存储器的说法，错误的是( )。（A）当 CaChe 失效(即不命中 )时，处理器将会切换进程，以更新 CaChe 中的内容（B）当虚拟存储器失效(如缺页)时，处理器将会切换进程，以更新主存中的内容（C） CaChe 的速度比主存的速度大约快 10 倍（D）主存的速度比辅存的速度大约快 100 倍17 将一个主存块读入 CaChe 所花费的时间称为缺失损失(Miss Penalty)。若 CaChe存取 1 个字的时间是 1 个时钟周期，缺失损失为 4 个时钟周期。某顺序执行的程序有 1 000 条单字长指令，共访问 2 000 次主存

7、数据字。已知取指令共发生 100 次CaChe 缺失，访问数据共发生 200 次 CaChe 缺失访问，则执行该程序过程中，CaChe 一主存的平均访问时间是( ) 个时钟周期。（A）1（B） 12（C） 14（D）1618 虚拟存储器不能达到的目的是( )。（A）存储系统成本高（B）编程空间受限（C）访存速度慢（D）多道程序共享主存而引发的信息安全19 下列存储保护方案中，不是针对“地址越界” 访存违例的是 ( )。（A）界限保护（B）键保护（C）环保护（D）设置访问权限位二、计算题19 设处理器有 18 根地址线，8 根数据线，并用*7作为访存控制信号，*8为读写信号。已知： (1)现有下

8、列芯片(如下图所示) 及各种门电路(自定)； (2) 存储芯片地址空间分配：032767 为系统程序区，3276898303 为用户程序区，最大 16K地址空间为系统程序工作区。 要求：20 指出选用存储芯片的类型、数量；21 写出每片存储芯片的地址范围(用二进制形式表示)。22 详细画出处理器与存储芯片的连接图。23 设某计算机采用 8 片 8 KB 的 SRAM 组成 64 KB 的存储系统，芯片的片选信号为 CS。请写出每一片芯片的地址空间。若在调试中发现：(1)无论往哪个芯片中存放 8 KB 的数据，以 E000H 为起始地址存储芯片中都有相同的数据；(2)对第 2、 4、6、8 片的

9、访问总不成功；(3)对第 1 4 片的访问总不成功。请分析原因。24 设某处理器执行一段程序的过程中，访问 CaChe 3800 次，访问主存 200 次。已知 CaChe 的访问周期 TC=50ns，主存的访问周期 Tm=250 ns。请计算命中率 H、平均访问周期 Ta、CaChe- 主存层次的访问效率 e=TCT a 以及使用 CaChe 后访存加速比 Sp。24 某计算机采用直接映像 CaChe，已知主存容量为 4 MB，CaChe 容量为 4 096 B，字块长度为 8 个字(32 位字)。25 画出反映主存与 CaChe 映像关系的主存地址各字段分配框图，并说明每个字段的名称及位数

10、。26 设 CaChe 的初态为空，若 CPU 依次从主存第 0，1，99 单元读出 100 个字(主存一次读一个字) ，并重复按此次序读 10 次，问命中率是多少?27 如果 CaChe 的存取周期是 50 ns，主存的存取周期是 500 ns，根据(2)中求出的命中率，求平均存取时间。28 计算 CaChe-主存系统的效率。29 某计算机系统主存大小为 32 K 个字，CaChe 大小为 4 K 个字，采用组相联地址映像，每组含 4 块，每块 64 字。假设 CaChe 开始为空，CPU 从主存地址单元 0 开始顺序读取 4 352 个字，重复此过程 10 遍。若 CaChe 的速度是主存

11、的 10 倍，采用LRU 替换算法。请画出主存和 CaChe 的地址格式，并求采用 CaChe 后获得的加速比。29 一个具有 64 个用户的页式虚拟存储器，页面大小为 4 KB。每个用户最多占用1 024 个页面，主存容量 64 KB。要求：30 画图说明多用户虚地址格式和主存地址格式。31 快表分哪几个字段? 每个字段分别占几位 ?快表的字长是多少位 ?32 慢表的容量是多少个存储字?每个存储字是多少位?33 采用组相联联映像的 CaChe 存储器容量为 512 KB。容量为 16 MB 的主存采用模 8 交叉，每个分体宽度为 8 位。若采用按地址访问的存储器来构造相联目录表，实现主存地址

12、到 CaChe 地址的变换，并约定采用 8 个外相等比较电路。请设计此相联目录表，求出该表的行数、每行的总宽度及每个比较电路的位数。34 设某程序包含 5 个虚页，其页地址流为1、2、3、4、2、l、3、5、2、5、4、1。当使用 LRU 法替换时，为获得最高的命中率，至少应分配给该程序几个实页?其可能的最高的命中率为多少?34 设对应如下程序的进程int a100100； inta=new int100100int i=0，j； *一个整数占 2B*while(i+100)j=0；while(j+100)aij=1；运行在一个页面大小为 1 KB、采用 LRU 替换算法的请求页式系统中，进程

13、的代码占用逻辑空间的第 0 页，数据存放在连续的页面中，循环下标 i 和 j 存储在寄存器中。问：35 存放数据需要多少个页面?36 运行该进程，将产生多少次缺页故障?37 某计算机的主存采用体宽为 8B 的 8 体交叉存储器，数据总线的宽度为 64 位，读一个主存块的步骤：(1)发送首地址到主存 (一个总线时钟周期) ；(2)主存控制器接受到地址后，启动第一个模块准备数据，并每隔一个总线时钟启动下一个模块准备数据。每个存储模块花 4 个总线时钟准备好 64 位数据，总线上传输一个 64 位数据花一个总线时钟。请问：该计算机的 Cache 缺失损失(从主存中读一个主存块到 Cache 的时间)

14、至少为多少总线时钟周期?38 在一个页面大小为 1 KB 请求页式系统中，允许用户编程空间为 32 个页面。主存空间为 16 KB。现有一个长度为 4 页的程序的当前页表如下。请问该程序访问 3个虚地址 OAC5H、06C5H、1AC5H 时系统将分别做什么操作?38 一台机器具有 24 位地址 A23A 0，按其最大寻址能力配置了一个主存储器，主存采用字节编址方式，问：39 主存储器的容量是多少?40 若用 2M1 位的存储器芯片构造主存储器，需多少个芯片?41 主存储器需要多少个片选信号?用哪几位地址信号去生成这些片选信号?存储系统模拟试卷 2 答案与解析一、单项选择题1 【正确答案】 C

15、【试题解析】 虚地址和实地址是虚拟存储器的两个基本概念，虚拟存储器的最大容量取决于虚地址长度，主存储器的最大容量取决于实地址长度。虚拟存储器的实际容量等于辅存容量，主存储器的实际容量往往小于其最大容量。【知识模块】 存储系统2 【正确答案】 B【试题解析】 实现虚拟存储器同时需要软件(操作系统)和硬件(核心是处理器内部的 TLB)的支持。【知识模块】 存储系统3 【正确答案】 A【试题解析】 此题考查分页系统页面长度与页内地址位数的关系。【知识模块】 存储系统4 【正确答案】 C【试题解析】 此题考查的知识点：抖动是页式存储管理特有的现象，因为页式存储管理中指令或数据可能跨页存储；页式存储管理

16、会出现内零头，段式存储管理会出现外零头；任何一种存储管理都面临着越界访问的危险。【知识模块】 存储系统5 【正确答案】 D【试题解析】 此题考查 LRU 算法的思想。 【知识模块】 存储系统6 【正确答案】 C【试题解析】 此题考查消除内存零头的“紧凑”操作的原理。【知识模块】 存储系统7 【正确答案】 C【试题解析】 此题考查的知识点：段式存储管理更有利于存储保护；页式存储管理的存储空间利用率较高。在段式存储管理中指令或数据：不会跨段存储；段的尺寸可大可小，而于页的尺寸是固定的。【知识模块】 存储系统8 【正确答案】 B【试题解析】 此题考查页表设置“脏位修改位”的目的。【知识模块】 存储系

17、统9 【正确答案】 D【试题解析】 此题考查的知识点：分页对程序员是透明的，而分段对程序员是不透明的；段式存储管理通过“紧凑”来消除零头，而页式存储管理中的零头是无法消除的。【知识模块】 存储系统10 【正确答案】 C【试题解析】 此题考查段页式存储管理的工作原理及其地址映像表的概念。【知识模块】 存储系统11 【正确答案】 D【试题解析】 此题考查出现“抖动”的原因及其解决办法。【知识模块】 存储系统12 【正确答案】 A【试题解析】 当处理器欲访问的页面对应的页表项中的“存在位”为 0，即表示该页面不在内存中，则处理器发出“缺页故障”信号。【知识模块】 存储系统13 【正确答案】 A【试题

18、解析】 处理完缺页故障后，处理器将重新执行引发缺页故障的指令。【知识模块】 存储系统14 【正确答案】 A【试题解析】 此题考查的知识点：页面大小只能是 2 的正整数次幂；虚拟存储器的访问速度是接近主存的速度，容量等于辅存的容量；TLB 缺失既可以由硬件也可以由软件来处理。【知识模块】 存储系统15 【正确答案】 C【试题解析】 32773=32768+5=1000 0000 0000 0000B+101 B=1000 0000 0000 0101 B后 12 位为页内地址，前 4 位为页号。物理页号为 8，对应逻辑页号为 3=11 B。则逻辑地址：11 0000 0000 0101B=34K

19、+3=10240+2048+5=12288+5=12293【知识模块】 存储系统16 【正确答案】 A【试题解析】 CaChe 失效与虚拟存储器失效处理方法的不同。C 项 CaChe 的速度比主存的速度大约快 1 0 倍；而 D 项主存的速度比辅存的速度大约快 1 00 倍也正确。【知识模块】 存储系统17 【正确答案】 C【试题解析】 CaChe 命中率 H=(1000+2000)一(100+200)(1000+2000)=2700 3000=90，CaChe-主存的平均访问时间=T C+(1 一 H)Tm=1+(190)4=1 4(时钟周期)。【知识模块】 存储系统18 【正确答案】 C【

20、试题解析】 任何一个存储体系存储层次解决的共性问题就是存储系统成本高。在此基础上，虚拟存储器还解决“编程空间受限”和“多道程序共享主存而引发的信息安全”两个问题，其中后一个问题是通过在地址变换增加地址检查功能来解决。“访存速度慢”属于 CaChe，而不是虚拟存储器解决的问题。【知识模块】 存储系统19 【正确答案】 D【试题解析】 设置访问权限位是针对“访问越权”访存违例。【知识模块】 存储系统二、计算题【知识模块】 存储系统20 【正确答案】 032767 为系统程序区，这是 32KB 的只读空间，选用一片 32 K8 的 ROM。3276898303 为用户程序区，这是 64KB 的随机存

21、取地址空间，选用两片 32 K8 的 RAM。最大 1 6 KB 地址空间为系统程序工作区，这是 1 6 KB 的随机存取地址空间，选用一片 1 6K8 的 RAM。【知识模块】 存储系统21 【正确答案】 一片 32K8ROM 的地址范围是：00 0000 0000 0000 0000B00 011 1 11 ll 11 1l 11 ll B。两片 32K8 RAM 的地址范围是：00 1000 0000 0000 0000B 01 01 11 11 11 11 11 11 11 B。一片 16K8 RAM 的地址范围是：11 1100 0000 0000 0000B 11 11 11 11

22、 11 1 11 1 11 11 B。【知识模块】 存储系统22 【正确答案】 处理器与存储芯片的连接如下图所示。【知识模块】 存储系统23 【正确答案】 各芯片的地址空间依次为：0000H 1 FFFH ；2000H 3 FFFt； 4000H5 FFFH；6000H 7FFFH ； 8000H9FFFH；A000HBFFFH；C000HDFFFFI ；E000HFFFFH。 分析原因： (1)第 8 片的片选信号为 总是有效(为低电平) ，可能是线路接地，也可能是译码器出错 总为有效。 (2) 总是无效，这说明译码器的最低位输入 A 恒为低电位，可能是其接地，或者处理器的地址管脚 A13存

23、在故障，总是输出 0； (3) 总是无效，这说明译码器的最高位输入 C恒为高电位，可能是其接 Vcc 或者处理器的地址管脚 A15 存在故障，总是输出 1。【知识模块】 存储系统24 【正确答案】 H=3800 (3800+200)=95，T a=HTc+(1 一 H)Tm=50095+(1一 095)250=60。e=T cT n=5060=83 3。S p=TmT n=25060=417。【知识模块】 存储系统【知识模块】 存储系统25 【正确答案】 主存地址的长度=log 4M=22 位， Cache 地址的长度=log 4096=12位，所以主存字块标记的长度：2212=10 位。 每

24、个字块的字节数为832 8=32，所以块内地址的长度=log 32=5 位。 Cache 字块地址(块号)的长度=125=7 位。 则反映主存与 Cache 映像关系的主存地址各字段分配框图如下。【知识模块】 存储系统26 【正确答案】 由于 Cache 的初态为空，所以读主存第 0 个单元时不命中，但是第 0 个单元所在的第 0 块被装入主存。由于每个字块有 8 个字，所以随后读主存第1，2，7 单元时皆命中。依次类推，读主存第 8，16，96 单元时不命中，其余均命中。故在第一次连续读 100 个字的过程中，共不命中 13 次。此后重复按此次序读 9 次，皆命中。命中率=(10010 一

25、13)(100lO)100 =98 7【知识模块】 存储系统27 【正确答案】 平均存取时间=50 ns98 7+500 ns(1987)=5585 ns。【知识模块】 存储系统28 【正确答案】 Cache- 主存系统的效率=Cache 的存取周期平均存取周期100=(50 ns5585 ns)100=895【知识模块】 存储系统29 【正确答案】 已知：主存大小为 32K 字，Cache(高速缓存)大小为 4K 字，则主存和 Cache 的地址长度分别为 15 位和 12 位。又已知：每组含 4 块，每块 64 字。则组内块号占 2 位，块内地址占 6 位。所以主存和 Cache 的地址中

26、组号分别占(1526)=7 位和(1226)=4 位。CPU 访问主存地址单元 0 读一个字，Cache 不命中，但是把该字所在块装入Cache，以后访问主存地址单元 1、2、63 分别读一个字，Cache 都命中。Cache 容量为 4K 字=4096 个字，所以在 CPIJ 从主存地址单元 0 开始顺序读取4095 个字的过程中，每读 64 个字，不命中一次。409664=64，因此，共不命中64 次。从访问主存地址单元 4096 开始，Cache 不命中，要发生替换。由于采用组相联，所以主存地址单元 4096 所存储的字将进入 Cache 中的第 O 组。由于采用 LRU 替换算法。所以

27、替换的是 Cache 中第 0 组第一块。在读入主存地址单元 4096、4097、435 1 共 256 个字的过程中，共需要装入(43524096)64=4 块，替换的恰好是 Cache 中第 0 组的 4 块。在此过程中共发生4 次不命中。所以在第一遍中，共访问了 4352 次，其中不命中 64+4=68 次。在第二遍重复上述过程时，开始的 256 次访问，即访问主存地址单元0、1、255，共需要装入 25664=4 块，替换的恰好是 Cache 中第 0 组的 4 块。在此过程中共发生 4 次不命中。此后访问主存地址单元 256、257、4095 全部命中。在读入主存地址单元 4096、

28、4097、4351 共 256 个字的过程中，共需要装入(43524096)64=4 块，替换的恰好是 Cache 中第 0 组的 4 块。在此过程中共发生4 次不命中。所以在第二遍中，共访问了 4352 次，其中不命中 8 次。第三遍到第十遍的情况与第二遍相同。因此重复此过程 10 遍，共访问 435210=43520 次，其中不命中68+89=68+72=140 次。设 Cache 的存取周期为 T，则采用 Cache 后获得的加速比：SP=(4352010T)(43520140)T+14010T=435200 (43380+1400)=43520044780=972。【知识模块】 存储系

29、统【知识模块】 存储系统30 【正确答案】 多用户虚地址格式：用户号(6 位)+虚页号(10 位)+ 页内偏移地址(12 位)。主存地址格式：实页号(1612=4 位)+ 页内偏移地址(12 位)。【知识模块】 存储系统31 【正确答案】 快表分用户号、虚页号、实页号三个字段。用户号字段占 6 位，虚页号占 10 位，实页号占 4 位。快表的字长是 20 位。【知识模块】 存储系统32 【正确答案】 慢表的每个存储字=实页号(4 位)+存在位(1 位)+修改位(1 位)=6位。单个用户的慢表有 1024 行，即 1024 个存储字。全部用户的慢表有641024=64K 个存储字。【知识模块】

30、存储系统33 【正确答案】 Cache 地址的长度：log 5 12K=19 位。 其中，组内块号占 log 8=3位，块内偏移量 log 8=3 位。所以，组号占 1933=13 位。Cache 地址的格式为：主存地址的长度：log 16M=24 位，则相应的区号占：2419=5 位，主存地址的格式为：则，相联目录表的行数 213=8K。每行有 8 栏，每栏 (5+3)+3=11 位，行的总宽度为811=88 位。每个比较电路的位数：(5+3)=8 位。【知识模块】 存储系统34 【正确答案】 为获得最高的命中率，至少应分配给该程序 5 个实页，最高命中率为：712=583【知识模块】 存储

31、系统【知识模块】 存储系统35 【正确答案】 数组 a 有 10000 个整数，占用 20000B 的空间，2000011024=20页。【知识模块】 存储系统36 【正确答案】 每一页新调入时都产生一次缺页故障，进程顺序处理数据，页面没有被重复访问，所以产生 1+20=21 次缺页故障。【知识模块】 存储系统37 【正确答案】 通常，存放主存数据块的 Cache 行(也叫槽)的大小定义为：用相同体内地址访问 N 体交叉存储器一次所能读出的数据总量。由题意知， Cache 行的大小为 88B=64B。没有总线竞争时，Cache 缺失损失是从主存中读一个主存块的时间，即 1+4+1+(8 一 1

32、)1(或 1+14+81)=13 个总线时钟周期，所以 Cache 缺失损失至少是 13 个总线时钟周期。【知识模块】 存储系统38 【正确答案】 页面大小为 1 KB，所以页内地址的长度为 10 位。用户编程空间为 32=25 个虚页面，则虚页号的长度为 5 位。主存空间为 16KB=16=23 个实页面，则实页号的长度为 4 位。 则虚地址 OAC5 H=0000 10 10 1100 010l B 中后 10 位 10 1100 0101 B 为页内地址，前 6 位(严格来说前 5 位)000010B=2 为虚页号。查页表第三行，存在位为 1，读出实页号 4=0100B(主存有 16 页

33、，实页号占 4 位)，与页内地址拼接，得实地址 0100 10 1100 0101 B=12C5 H。系统按实地址 12C5H 访问主存。 虚地址 06C5 H1=0000 01 10 1100 010lB，其中虚页号为 000001B=1。查页表第二行，存在位为 0，出现缺页故障或页面失效。 虚地址 1AC5H=0001 10 10 1100 0101B，其中虚页号为 000110B=6。查页表第七行，超出了页表长度，发出非法访问信号。【知识模块】 存储系统【知识模块】 存储系统39 【正确答案】 存储器的容量为 224=16MB。【知识模块】 存储系统40 【正确答案】 共需 16MB2Mb=88=64 个芯片。【知识模块】 存储系统41 【正确答案】 该存储器需要 8 个片选信号。用 A23A22A21 三位地址信号去生成这些片选信号。【知识模块】 存储系统