[考研类试卷]计算机专业基础综合计算机组成原理（存储器层次结构）历年真题试卷汇编1及答案与解析.doc

1、计算机专业基础综合计算机组成原理（存储器层次结构）历年真题试卷汇编 1 及答案与解析一、单项选择题1 存储器的存取周期是指_。【浙江大学 2000 年】（A）存储器的读出时间（B）存储器的写入时间（C）存储器进行连续读或连续写操作所允许的最短时间间隔（D）存储器进行一次读或写操作所需的平均时间2 下列存储器中，_的速度最快。【华中科技大学 2005 年】（A）控制存储器（B）磁带（C）磁盘（D）主存3 在下列存储器中，若按存储器容量和存储周期从小到大的顺序排列，应为_。【上海交通大学 1997 年】（A）高速缓存、寄存器组、主存、磁带、软盘（B）寄存器组、高速缓存、主存、磁带、软盘（C）寄存器

2、组、高速缓存、主存、软盘、磁带（D）高速缓存、寄存器组、主存、软盘、磁带4 工作速度较快的存储器是_。【华中科技大学 2002 年】（A）静态随机存储器（B）动态随机存储器（C）顺序存储器（D）无法比较5 U 盘是现代计算机常用的一种移动存储设备，按存储介质分类，它属于 _。（A）半导体存储器（B）磁表面存储器（C）磁芯存储器（D）光盘存储器6 主存储器一般由 RAM 和 ROM 组成。按存取方式分类，_。【重庆大学 2000年】（A）RAM 和 ROM 都属于随机访问存储器（B） RAM 和 ROM 都属于串行访问存储器（C） RAM 属于随机访问存储器，ROM 属于串行访问存储器（D）RA

3、M 属于串行访问存储器，ROM 属于随机访问存储器7 下列叙述中_是正确的。【上海交通大学 1995 年】（A）大多数个人计算机中可配置的最大主存容量受地址总线位数的限制（B）大多数个人计算机中可配置的最大主存容量受指令中地址码位数的限制（C）可编程逻辑阵列(PLA)也是主存的一部分（D）磁盘上的信息必须定时刷新，否则无法长期保存8 相联存储器是按_进行寻址的存储器。【西安交通大学 2001 年】（A）地址指定方式（B）堆栈存储方式（C）内容指定方式（D）地址指定与堆栈存储方式相结合9 下列关于随机存取方式说法正确的是_。【电子科技大学 1996 年】（A）随机存取方式是指：可在任何时间随意地

4、进行读出或写入（B）随机存取方式是指：可按地址直接访问任一单元（C）随机存取方式是指：可按地址直接访问任一单元； 存取时间与地址无关（D）随机存取方式是指：既可读出。也可写入10 磁盘是一种以_方式存取数据的存储设备。【北京航空航天大学 2002 年】（A）随机存取（B）顺序存取（C）直接存取（D）只读存取11 计算机的存储器采用分级方式是为了_。【重庆大学 2000 年】（A）减少主机箱的体积（B）解决容量、速度、价格三者之间的矛盾（C）保存大量数据方便（D）操作方便12 在多级存储体系中，“Cache 一主存” 结构的作用是解决_的问题。【上海大学 1998 年】（A）主存容量不足（B）主

5、存与辅存速度不匹配（C）辅存与 CPU 速度不匹配（D）主存与 CPU 速度不匹配13 在现代许多计算机中，Cache 常采用二级结构。设计二级 Cache 的日的是为了_。【西安电子科技大学 2007 年】（A）扩大容量（B）提高速度（C）减小功耗（D）增加可靠性14 _存储结构对程序员是透明的。【哈尔滨工程大学 2003 年】（A）通用寄存器（B）主存（C）控制寄存器（D）堆栈15 常用的虚拟存储系统由_两级存储器组成，其中辅存是大容量的磁表面存储器。【西安交通大学 2001 年】（A）主存一辅存（B）快存一辅存（C）快存一主存（D）通用寄存器一主存16 和主存比较，外存的特点是_。【国防

6、科技大学 2001 年】（A）容量大、速度慢、成本低（B）容量大、速度慢、成本高（C）容量小、速度快、成本高（D）容量小、速度慢、成本低17 半导体存储器的速度指标一般是_。【电子科技大学 1996 年】（A）存取周期（B）单位成本（C）存储容量（D）读周期18 静态半导体存储器依靠_存储信息，动态半导体存储器依靠_存储信息。【电子科技大学 1996 年】（A）双稳态电路，电容存储电荷（B）电容存储电荷，双稳态电路（C）电容存储电荷，电容存储电荷（D）双稳态电路，双稳态电路19 动态 RAM 和静态 RAM 相比，其主要优点是_。【南京航空航天大学 2000年】（A）速度快（B）数据不易丢失（

7、C）存储密度高（D）控制简单20 下列说法正确的是_。【电子技大学 1996 年、1998 年】（A）动态存储器是指：在工作中存储内容随需要需动态地改变（B）动态存储器需定期刷新的原因是读出后原来存储的内容被破坏（C）动态存储器需定时刷新的原因是电容上所存储的电荷会逐渐泄漏（D）主存采用随机存取方式，是因为可以向主存写入数据，或从主存读出数据21 动态存储器 DRAM 的刷新原则是_。【哈尔滨工程大学 2003 年】（A）各 DRAM 芯片轮流刷新（B）各 DRAM 芯片同时刷新，片内逐位刷新（C）各 DRAM 芯片同时刷新，片内逐字刷新（D）各 DRAM 芯片同时刷新，片内逐行刷新22 若动

8、态 RAM 每毫秒必须刷新 100 次，每次刷新需 100ns，一个存储周期需要200ns，则刷新占存储器总操作时间的百分比是_ 。【中科院 2001 年】（A）0.5%（B） 1.5%（C） 1%（D）2%23 在下列选项中，_是易失性存储器。【武汉大学 2007 年】（A）RAM（B） ROM（C） EPROM（D）PROM24 微型计算机中的内存条主要是用_存储器构成的。【西安电子科技大学 2007年】（A）SRAM（B） DRAM（C） EPROM（D）EEPROM二、分析题25 由 M1、M 2 构成的两级存储体系，其容量分别为 S1、S 2，它们的位价格分别为C1、C 2，读取时间

9、分别为 TA1、T A2，在访问存储器中一次访问到的信息量分别为N1、N 2。试计算平均存取时间 T 和平均位价格 C，若 S2S1，则平均价格将接近于 M1 还是 M2 的单位价格?【上海大学 2000 年】26 图 3-1 为某静态 RAM 的写时序图，其中 RW 是读写控制信号，CS 是片选信号。请判断这个时序是否正确。若你认为不正确，则指出错误在什么地方，并画出正确的时序图。【华中师范大学 1997 年】27 试比较 SRAM、DRAM、FlashMemory 的性能特点。若某应用设计需要一种既可高速改写，又能在掉电时保存数据的存储器，可采用哪类芯片或哪种技术?【华中师范大学 2000

10、 年】28 一个 128128 结构的动态 RAM 芯片，每隔 2ms 要刷新一次，且刷新是按顺序对所有 128 行的存储元进行内部读操作和写操作实现的。设存取周期为 05s，求刷新开销。28 一个 1K4 位的动态 RAM 芯片，若其内部结构排列成 6464 形式，且存取周期为 01s。29 若采用分散刷新和集中刷新(即异步刷新)相结合的方式，刷新信号周期应取多少?30 若采用集中刷新，则对该存储芯片刷新一遍需多少时间?死时间率是多少? 【上海交通大学 1997 年】30 用一个 512K8 位的 Flash 存储芯片组成一个 4M32 位的半导体只读存储器，存储器按字节编址。试回答：【北京

11、航空航天大学 1999 年】31 该存储器的数据线数和地址线数。32 共需几片这样的存储芯片?33 说明每根地址线的作用。33 某半导体存储器容量为 7KB，可选芯片三种： 4KB片、2KB片、1KB 片。地址总线为 A15AO(低)。34 分别写出加到三块存储芯片中的地址是哪几位?35 分别写出加到三块存储芯片上的片选信号逻辑式。【电子科技大学 1996 年】35 设某 CPU 有 A0A15 共 16 根地址线，DOD7 共 8 根数据线，并用MREO(低电平有效)作访存控制信号，WR 作读(高电平有效)写(低电平有效)内存控制线。请利用给出的 RAM 芯片，设计一个容量为 32KB，地址

12、从0000H7FFFH ，且采用低位交叉编址的多体并行存储器。要求：【哈尔滨工业大学 2002 年】36 用 138 译码器及其他门电路(自选)，详细画出 CPU 与存储器的连接图(注明各芯片的名称及信号)。37 写出图 3-2 中每个存储芯片的地址空间分配(用十六进制)。38 CPU 的地址总线为 16 根(A15A0，A0 是低位)，双向数据总线为 16 根(D15 DO)，控制总线中与主存有关的信号有 MREQ(允许访存，低电平有效)、RW(高电平为读命令，低电平为写命令)。 主存地址空间分配如下：08191 为系统程序区，由 EPROM 芯片组成，从 8192 起一共 32K 地址空间

13、为用户程序区，最后(最大地址)4K 地址空间为系统程序工作区。上述地址为十进制，按字编址。现有如下芯片：EPROM：8K16 位( 控制端仅有CS)，16K8 位；SRAM： 16K1 位，2K8 位，4K16 位，8K16 位。请从上述芯片中选择芯片设计该计算机的主存储器，画出主存逻辑框图，注意画选片逻辑(可选用门电路及 74138 译码器，译码器可省略除 A、B、C 以外的输入端) 。【北京邮电大学 2003 年】38 某微机的寻址范围为 64K，接有 8 片 8K 的存储器芯片，存储器芯片的片选信号为 CS，试回答下列问题： 【华中师范大学 1998 年】39 画出选片译码逻辑电路(可选

14、用 74LSl38 译码器，译码器可省略除 A、B、C 以外的输入端)。40 写出每片 RAM 的地址范围。41 如果运行时发现不论往哪片 RAM 存入 8K 数据，以 A000H 为起始地址的存储芯片都有与之相同的数据，分析故障原因。42 若出现译码器中的地址线 A13 与 CPU 断线，并搭接到高电平上的故障，问后果如何?43 某半导体存储器容量为 14KB，其中 0000HlFFFH 为 ROM区2000H37FFH 为 RAM 区，地址总线为 A15A0(低)，双向数据总线为D7DO(低) ，读写控制线：勾 RW。可选用的存储芯片有 EPROM：4KB片，RAM：2K4 位片。【电子科

15、技大学 1998 年】1)画出该存储芯片级逻辑图，包括地址总线、数据线、片选信号线(低电平有效)及读写信号线的连接。2)说明加到各芯片的地址值。3)写出各片选信号的逻辑式。计算机专业基础综合计算机组成原理（存储器层次结构）历年真题试卷汇编 1 答案与解析一、单项选择题1 【正确答案】 C【试题解析】 考查存取周期的概念。【知识模块】 存储器层次结构2 【正确答案】 A【试题解析】 考查存储器的性能指标。控制存储器用来存放实现全部指令系统的所有微程序，它是一种只读型存储器，对控制存储器的要求是读出周期要短，因此通常采用双极型半导体只读存储器。【知识模块】 存储器层次结构3 【正确答案】 C【试题

16、解析】 考查存储器的性能指标。【知识模块】 存储器层次结构4 【正确答案】 A【试题解析】 考查存储器的分类及其区别。静态随机存储器(SRAM)不需要刷新电路即能保存它内部存储的数据，而动态随机存储器(DRAM)每隔一段时间，要刷新充电一次，否则内部的数据即会消失。因此 SRAM 具有较高的性能，但是SRAM 也有它的缺点，即它的集成度较低。SRAM 的速度快但昂贵，一般用小容量的 SRAM 作为更高速 CPU 和较低速 DRAM 之间的缓存：主流内存通常采用DRAM 制成；顺序存取存储器(如磁带等) 速度要比 DRAM 慢。【知识模块】 存储器层次结构5 【正确答案】 A【试题解析】 考查存

17、储器的分类。【知识模块】 存储器层次结构6 【正确答案】 A【试题解析】 考查存储器的分类。【知识模块】 存储器层次结构7 【正确答案】 A【试题解析】 考查存储器综合概念。A 中，地址总线的位数决定了地址的取值范围，也就决定了主存的最大容量，因此 A 项正确： B 中，利用存储管理技术可以使实际主存容量大于指令中地址码的寻址范围；C 中，PLA 是一种特殊的只读存储器，不能作为主存的一部分；D 中，磁盘是永久性存储器，不需要刷新就可长期保存数据。【知识模块】 存储器层次结构8 【正确答案】 C【试题解析】 考查相联存储器的概念。【知识模块】 存储器层次结构9 【正确答案】 C【试题解析】 考

18、查随机存取方式的概念。【知识模块】 存储器层次结构10 【正确答案】 C【试题解析】 考查直接存取的概念。串行访问存储器的特点是对存储单元进行读写操作时，需按其物理位置的先后顺序寻找地址，包括顺序存取存储器(如磁带)与直接存取存储器(如磁盘)。直接存取存储器即为当要存取所需的信息时。第一步直接指向整个存储器中的某个小区域(如磁盘上的磁道)，第二步在小区域内检索或等待，直至找到目的地后再进行读写操作。【知识模块】 存储器层次结构11 【正确答案】 B【试题解析】 考查存储器层次结构。存储器有三个主要特性：速度、容量和价格位(简称位价) 。存储器采用分级方式是为了解决这三者之间的矛盾。【知识模块】

19、 存储器层次结构12 【正确答案】 D【试题解析】 考查“Cache 一主存”结构。Cache 中的内容只是主存内容的备份，因而 Cache 一主存结构并没有增加主存容量。【知识模块】 存储器层次结构13 【正确答案】 B【试题解析】 考查二级 Cache 的目的。二级缓存 Cache 的出现是为了协调一级缓存与内存之间的速度。最初缓存只有一级，后来处理器速度又提升了，与主存速度差异越来越大，于是就添加了二级缓存。二级缓存是比一级缓存速度更慢，容量更大的内存，主要就是做一级缓存和内存之间数据临时交换的地方用。设计二级Cache 的目的是为了进一步提高速度。【知识模块】 存储器层次结构14 【正

20、确答案】 C【试题解析】 考查存储器的可见性。控制寄存器(CR0CR3)用于控制和确定处理器的操作模式以及当前执行任务的特性，对程序员是透明的。【知识模块】 存储器层次结构15 【正确答案】 A【试题解析】 考查虚拟存储系统的组成。【知识模块】 存储器层次结构16 【正确答案】 A【试题解析】 考查主存与外存的特点。【知识模块】 存储器层次结构17 【正确答案】 A【试题解析】 考查半导体存储器的速度指标。半导体存储器的速度指标一般是存取周期，存储器的存取周期是指存储器进行连续读或写操作所允许的最短时间间隔。【知识模块】 存储器层次结构18 【正确答案】 A【试题解析】 考查 SRAM 与 D

21、RAM 的工作原理。【知识模块】 存储器层次结构19 【正确答案】 C【试题解析】 考查 DRAM 的特点。【知识模块】 存储器层次结构20 【正确答案】 C【试题解析】 考查 DRAM。B 中，若读出内容被破坏，则只需再生读出内容，而不需定时全部刷新。D 中，主存采用随机存取方式，可按地址访问主存任一单元，访问时间与地址无关。【知识模块】 存储器层次结构21 【正确答案】 D【试题解析】 考查 DRAM 的刷新原则。DRAM 按行刷新，各 DRAM 芯片同时刷新。【知识模块】 存储器层次结构22 【正确答案】 C【试题解析】 考查存储器的刷新。以 1ms(106ns)为单位来进行计算，1ms

22、 中用来刷新的时间为 100100ns=10000ns，因此刷新占存储器总操作时间的百分比为104ns10 6ns=1。【知识模块】 存储器层次结构23 【正确答案】 A【试题解析】 考查易失性存储器。EPROM 与 PROM 都是 ROM 中的一种，是非易失性存储器。RAM 在断电时将丢失其存储内容，属易失性存储器，故主要用于存储短时间使用的程序。【知识模块】 存储器层次结构24 【正确答案】 B【试题解析】 考查主存条的构成。主存条通常由 DRAM 制成，但日前也有些高档机器使用由 SRAM 制成的主存条。【知识模块】 存储器层次结构二、分析题25 【正确答案】 1)平均存取时间：T=(T

23、 A1N1+TA1N2)(N 1+N2)。平均位价格：C=(S1/subC1 十 S2C2)(S1+S2)。2) 若 S2S1，则平均价格将接近于 M2 的单位价格。【知识模块】 存储器层次结构26 【正确答案】 地址信息应在选片信号及读写控制信号之前建立，并应在选片信号及读写控制信号取消后再保持一段时间。正确的时序图如图 3-3 所示。【知识模块】 存储器层次结构27 【正确答案】 SRAM(静态随机存储器)：可读可写，在不掉电的情况下，存储的数据不会丢失。2)DRAM(动态随机存储器)：可读可写，在不掉电的情况下，存储的数据也会丢失，因此需要刷新。3)FlashMemory(闪速存储器)：

24、可读可写，在掉电的情况下，存储的数据也不会丢失，兼有 RAM 和 ROM 的性能特点。若需要一种既可高速改写，又能在掉电时保存数据的存储器，可采用 FlashMemory(闪速存储器)。【知识模块】 存储器层次结构28 【正确答案】 DRAM 的刷新只与行地址有关，对于 1282128 的动态RAM，2ms 内要对 128 行各刷新一次。由于刷新的过程是对每行的存储元先读后写，故每行的刷新时间为 05s2=1s 在 2ms 内进行 128 次刷新，需时1s128=128s。故刷新的开销为 128s2ms100=64注意,本题中，由于刷新是按顺序对所有 128 行的存储元进行内部读操作和写操作实

25、现的，故刷新时间是存储周期的 2 倍；若题目中未交代具体刷新操作，则通常暗示刷新时间等于存取周期。【知识模块】 存储器层次结构【知识模块】 存储器层次结构29 【正确答案】 采用分散和集中刷新相结合的方式，对排列成 6464 的存储芯片，需在 2ms 内将 64 行各刷新一遍，则刷新信号的时间间隔为 2ms64=3125s，故可取刷新周期为3125=31s。【知识模块】 存储器层次结构30 【正确答案】 采用集中刷新，对 6464 的芯片，需在 2ms 内集中 64 个存取周期刷新 64 行。根据题中给H 的存取周期为 01s，即在 2ms 内集中 64s 刷新，则死时间率为(642000)1

26、00 =032【知识模块】 存储器层次结构【知识模块】 存储器层次结构31 【正确答案】 对于 4M32 位的存储器，数据线为 32 位。按字节寻址时，寻址范围为 224，故该存储器的地址线为 24 位。【知识模块】 存储器层次结构32 【正确答案】 采用 512K8 位的 Flash 存储芯片组成 4M32 位的存储器时，需要进行位扩展和字扩展。首先，4 片 512K8 位的 Flash 芯片位扩展可组成512K32 位的存储器。其次， 8 个 512K32 位的存储器字扩展可组成 4M32 位的存储器。故共需 48=32 片 512K8 位的存储芯片。【知识模块】 存储器层次结构33 【正

27、确答案】 CPU 的 24 根地址线中，最低 2 位地址 A1、A0 为字节地址，A20A2 这 19 根地址线与 Flash 的地址线相连，最高 3 位地址 A23、A22 、A21可通过 38 译码器形成片选信号。每个片选信号同时选中 4 片 Flash，以满足 32位的数据线要求。【知识模块】 存储器层次结构【知识模块】 存储器层次结构34 【正确答案】 选用 4KB、2KB、1KB 各一片，则地址分配如下。芯片 4K 为：0000000000000000,0000111111111111 芯片 2K 为：000l000000000000,0001011111111111 芯片 1K 为

28、：0001100000000000,0001101111111111【知识模块】 存储器层次结构35 【正确答案】 芯片地址及片选信号逻辑表达式为：芯片芯片地址片选逻辑4KA11A0CSO=A12;2KA10 A0CSl=A121KA9A0CS2=A128K16 位芯片 1 片；SRAM：8K16 位芯片 4 片，4K16 位芯片 1 片； 3：8 译码器 1 片；与非门和反向器。地址安排如图 3-5 所示。 则存储器与 CPU 的连接图如图 3-6 所示。【知识模块】 存储器层次结构【知识模块】 存储器层次结构39 【正确答案】 如图 3-7 所示。【知识模块】 存储器层次结构40 【正确答

29、案】 如图 3-7 所示。【知识模块】 存储器层次结构41 【正确答案】 说明 74LSl38 译码器有误，Y5 输出始终为低电平。因该输出接至第 6 片 RAM 的 CS 端，该片对应的地址范围为 A000HBFFFH，故不论往哪片RAM 存放 8K 数据，该片存储芯片始终被选中，所以都有与之相同的数据。【知识模块】 存储器层次结构42 【正确答案】 有 4 片 RAM(起始地址分别为 0000H、4000H 、8000H 、C000H)将不能被选中，所有读写该 4 片 RAM 的操作都会实际操作在另 4 片 RAM 上。【知识模块】 存储器层次结构43 【正确答案】 逻辑图如图 3-8 所示。注意;A15、A14 恒为 0,故如使用 74LSl38 时,可将 A15A14(视情况决定取反与否 )接到 G1、G2A、G2B。【知识模块】 存储器层次结构