1、网络工程师-计算机硬件基础、操作系统及答案解析(总分：100.00，做题时间：90 分钟)一、单项选择题(总题数：60，分数：100.00)1.在 CPU中，_可用于传送和暂存用户数据，为 ALU执行算术逻辑运算提供工作区。A程序计数器 B累加寄存器C程序状态寄存器 D地址寄存器（分数：1.50）A.B.C.D.2.处理机主要由处理器、存储器和总线组成，总线包括_。A数据总线、地址总线、控制总线B并行总线、串行总线、逻辑总线C单工总线、双工总线、外部总线D逻辑总线、物理总线、内部总线（分数：1.50）A.B.C.D.3.以下关于复杂指令集计算机(Complex Instruction Set
2、Computer，CISC)和精简指令集计算机RISC(Reduced Instruction Set Computer, RISC)的叙述中，错误的是_。A在 CISC中，其复杂指令都采用硬布线逻辑来执行B采用 CISC技术的 CPU，其芯片设计复杂度更高C在 RISC中，更适合采用硬布线逻辑执行指令D采用 RISC技术，指令系统中的指令种类和寻址方式更少（分数：1.50）A.B.C.D.若用 8位机器码表示十进制数-101，则原码表示的形式为_；补码表示的形式为_。（分数：3.00）(1).A11100101 B10011011 C11010101 D11100111（分数：1.50）A.
3、B.C.D.(2).A11100101 B10011011 C11010101 D11100111（分数：1.50）A.B.C.D.4.某逻辑电路有两个输入分别为 X和 Y，其输出端为 Z。当且仅当两个输入端 X和 Y同时为 0时，输出 Z才为 0，则该电路输出 Z的逻辑表达式为_。AXY B （分数：1.50）A.B.C.D.5.在进行定点原码乘法运算时，乘积的符号位是被乘数的符号位和乘数的符号位_运算来获得。A相或 B相与C相异或 D分别取反后再相或（分数：1.50）A.B.C.D.6.若操作数“00000101”与“00000101”执行逻辑_操作后。A或 B与 C异或 D与非（分数：1
4、.50）A.B.C.D.7._是指按内容访问的存储器。A虚拟存储器 B相联存储器C顺序访问存储器 D随机访问存储器（分数：1.50）A.B.C.D.8.以下关于 Cache的叙述中，正确的是_。A在容量确定的情况下，替换算法的时间复杂度是影响 Cache命中率的关键因素BCache 的设计思想是在合理成本下提高命中率CCache 的设计目标是容量尽可能与主存容量相等DCPU 中的 Cache容量应大于 CPU之外的 Cache容量（分数：1.50）A.B.C.D.9.下列存储设备中，存取速度最快的是_。A主存 B辅存 C寄存器 D高速缓存（分数：1.50）A.B.C.D.10.某种部件使用在
5、10000台计算机中，运行工作 1000小时后，其中 20台计算机的这种部件失效，则该部件千小时可靠度 R为_。A0.990 B0.992 C0.996 D0.998（分数：1.50）A.B.C.D.两个部件的可靠度 R均为 0.8，由这两个部件串联构成的系统的可靠度为_；由这两个部件并联构成的系统的可靠度为_。（分数：3.00）(1).A0.8 B0.64 C0.90 D0.96（分数：1.50）A.B.C.D.(2).A0.8 B0.64 C0.90 D0.96（分数：1.50）A.B.C.D.11.在 CPU中用于跟踪指令地址的寄存器是_。A地址寄存器(MAR) B数据寄存器(MDR)C
6、程序计数器(PC) D指令寄存器(IR)（分数：1.50）A.B.C.D.12.计算机指令一般包括操作码和地址码两部分，为分析执行一条指令，其_。A操作码应存入指令寄存器(IR)，地址码应存入程序计数器(PC)B操作码应存入程序计数器(PC)，地址码应存入指令寄存器(IR)C操作码和地址码都应存入指令寄存器(IR)D操作码和地址码都应存入程序计数器(PC)（分数：1.50）A.B.C.D.13.在计算机系统中采用总线结构，便于实现系统的积木化构造。同时可以_。A提高数据传输速度 B提高数据传输量C减少信息传输线的数量 D减少指令系统的复杂性（分数：1.50）A.B.C.D.若每一条指令都可以分
7、解为取指、分析和执行三步。已知取指时间 t 取指 =4t，分析时间 t 分析 =3t，执行时间 t 执行 =5t。如果按串行方式执行完 100条指令需要_t。如果按照流水方式执行，执行完100条指令需要_t。（分数：3.00）(1).A1190 B1195 C1200 D1205（分数：1.50）A.B.C.D.(2).A504 B507 C508 D510（分数：1.50）A.B.C.D.14.关于在 I/O设备与主机间交换数据的叙述，_是错误的。A中断方式下，CPU 需要执行程序来实现数据传送任务B中断方式和 DMA方式下，CPU 与 I/O设备都可同步工作C中断方式和 DMA方式中，快速
8、 I/O设备更适合采用中断方式传递数据D若同时接到 DMA请求和中断请求，CPU 优先响应 DMA请求（分数：1.50）A.B.C.D.15.某指令流水线由 5段组成，第 1、3、5 段所需时间为 t，第 2、4 段所需时间分别为 3t、2t，如图示，那么连续输入 n条指令时的吞吐率(单位时间内执行的指令个数)TP 为_。（分数：1.50）A.B.C.D.16.下在输入输出控制方法中，采用_可以使得设备与主存间的数据块传送无需 CPU干预。A程序控制输入输出 B中断CDMA D总线控制（分数：1.50）A.B.C.D.17.内存单元按字节编址，地址 0000A000H0000BFFFH 共有_
9、个存储单元。A8192K B1024K C13K D8K（分数：1.50）A.B.C.D.18.采用 Cache技术可以提高计算机性能，_属于 Cache的特征。A全部用软件实现B显著提高 CPU数据输入输出的速率C可以显著提高计算机的主存容量D对程序员是不透明的（分数：1.50）A.B.C.D.19.虚拟存储器是为了使用户可运行比主存容量大得多的程序，它要在_之间进行信息动态调度，这种调度是由操作系统和硬件两者配合来完成的。ACPU 和 I/O总线 BCPU 和主存C主存和辅存 DBIOS 和主存（分数：1.50）A.B.C.D.20.若采用 8K16bit存储芯片构成 2M16bit的存储
10、器需要_片。A128 B256 C512 D不确定（分数：1.50）A.B.C.D.21.评价 CPU性能一般有三个重要指标，其中_不是重要的指标。ACPU 功率 B时钟频率C每条指令所花时钟周期数 D指令条数（分数：1.50）A.B.C.D.22._是指一批处理对象采用顺序串行执行方式处理所需时间与采用流水执行方式处理所需时间的比值。A流水线加速比 B流水线吞吐率C流水线效率 D流水线加速度（分数：1.50）A.B.C.D.23.若某计算机系统的 I/O接口与主存采用统一编址，则输入输出操作是通过_指令来完成的。A控制 B访存 C输入输出 D中断（分数：1.50）A.B.C.D.24.在程序
11、的执行过程中，Cache 与主存的地址映像由_。A程序员进行调度 B操作系统进行管理C程序员和操作系统共同协调完成 D专门的硬件自动完成（分数：1.50）A.B.C.D.25.总线复用方式可以_。A提高总线的传输带宽 B增强总线的功能C提高 CPU利用率 D减少总线中信号线的数量（分数：1.50）A.B.C.D.26.指令系统中采用不同寻址方式的目的是_。A提高从内存获取数据的速度 B提高从外存获取数据的速度C降低操作码的译码难度 D扩大寻址空间并提高编程灵活性（分数：1.50）A.B.C.D.27.若某计算机采用 8位整数补码表示数据，则运算_将产生溢出。A-127+1 B-127-1 C1
12、27-1 D127+1（分数：1.50）A.B.C.D.28.某系统的进程状态转换如图所示，图中 1、2、3、4 分别表示引起状态转换的不同原因，原因 4表示_。（分数：1.50）A.B.C.D.29.NTFS文件系统中要求用户可以创建新文件、修改文件内容，但不可以删除文件，则应采用的 NTFS权限是_。A完全控制 B修改 C改变 D写（分数：1.50）A.B.C.D.30.不属于进程三种基本状态的是。A运行态 B就绪态 C后备态 D阻塞态（分数：1.50）A.B.C.D.31.在计算机系统中，构成虚拟存储器_。A既需要硬件也需要软件方可实现 B只需要一定的软件即可实现C只需要一定的硬件资源即
13、可实现 D既不需要软件也不需要硬件（分数：1.50）A.B.C.D.32.进程是操作系统中一个重要的概念，它是一个具有一定独立功能的程序在某个数据_。A单独操作 B关联操作 C运行活动 D并发活动（分数：1.50）A.B.C.D.33.若在系统中有若干个互斥资源 R，6 个并发进程中的每一个都需要两个资源 R，那么使系统不发生死锁R的最少数目为_。A6 B7 C9 D12（分数：1.50）A.B.C.D.34.进程是一个_的概念。A静态 B物 C逻辑 D动态（分数：1.50）A.B.C.D.35.若文件系统允许不同用户的文件可以具有相同的文件名，则操作系统应采用_来实现。A索引表 B索引文件
14、C指针 D多级目录（分数：1.50）A.B.C.D.操作系统是裸机上的第一层软件，其他系统软件(如_等)和应用软件都是建立在操作系统基础上的。如下图，分别表示_。（分数：3.00）(1).A编译程序、财务软件和数据库管理系统软件B汇编程序、编译程序和 Java解释器C编译程序、数据库管理系统软件和汽车防盗程序D语言处理程序、办公管理软件和气象预报软件（分数：1.50）A.B.C.D.(2).A应用软件开发者、最终用户和系统软件开发者B应用软件开发者、系统软件开发者和最终用户C最终用户、系统软件开发者和应用软件开发者D最终用户、应用软件开发者和系统软件开发者（分数：1.50）A.B.C.D.36
15、.在操作系统文件管理中，通常采用_来组织和管理外存中的信息。A字处理程序 B设备驱动程序C文件目录 D语言翻译程序（分数：1.50）A.B.C.D.37.若某文件系统的目录结构如图所示，假设用户要访问文件 fl.java，且当前工作目录为 Program，则该文件的全文件名为_。Afl.java BDocument/java-prog/fl.javaCD:/Program/java-prog/fl.java DProgram/java-prog/fl.java（分数：1.50）A.B.C.D.38.在一个单处理机中若有 6个用户进程，在非管态的某一个时刻处于就绪状态的用户进程最多有_个。A5
16、B0 C1 D4（分数：1.50）A.B.C.D.39.以下不属于操作系统基本功能的是_。A进程管理 B作业管理 C内部管理 D存储管理（分数：1.50）A.B.C.D.40.系统中有 R类资源 m个，现有 n个进程互斥使用。若每个进程对 R资源的最大需求为 w，那么当m、n、w 取下表的值时，对于表中的 ae 五种情况，_两种情况可能会发生死锁。系统资源分配表a b c d em 2 2 2 4 4n 1 2 2 3 3W 2 1 2 2 3Aa 和 b Bb 和 c Cc 和 d Dc 和 e（分数：1.50）A.B.C.D.41.进程 Pa不断向管道写数据，进程 Pb从管道中读取数据并加
17、工处理，如图所示。如果采用 PV操作来实现进程 Pa和 Pb的管道通信，并且保证这两个进程并发执行的正确性，则至少需要_。（分数：1.50）A.B.C.D.42.因争用资源产生死锁的必要条件是互斥、循环等待、不可抢占和_。A请求与释放 B释放与等待 C释放与阻塞 D保持与等待（分数：1.50）A.B.C.D.43.页式虚拟存储系统的逻辑地址是由页号和页内地址两部分组成，地址变换过程如图所示。假定页面的大小为 8KB，图中所示的十进制逻辑地址 9612经过地址变换后，形成的物理地址 a应为十进制_。（分数：1.50）A.B.C.D.44.内存采用段式存储管理有许多优点，但_不是其优点。A分段是信
18、息逻辑单位，用户不可见B各段程序的修改互不影响C地址变换速度快、内存碎片少D便于多道程序共享主存的某些段（分数：1.50）A.B.C.D.45.采用生产者和消费者方式解决同步和互斥时通常需要用_个信号量。A1 B2 C3 D4（分数：1.50）A.B.C.D.46.以下不属于常见的虚存组织技术的是_。A段式虚存管理 B页式虚存管理C段页式虚存管理 D块式虚存管理（分数：1.50）A.B.C.D.47.设有 n个进程使用同一个共享变量，如果最多允许 m(mn)个进程同时进入相关临界区，则信号量的变化范围是_。An，n-1，n-mBm，m-1，1，0，-1，m-nCm，m-1，1，0，-1，m-n
19、-1Dm，m-1，1，O，-1，m-n+1（分数：1.50）A.B.C.D.48.在下列解决死锁的方法中，不属于死锁预防策略的是_。A资源的有序分配法 B资源的静态分配法C分配的资源可剥夺法 D银行家算法（分数：1.50）A.B.C.D.49.在为多个进程所提供的可共享系统资源不足时，可能出现死锁。但是，不适当的_也可能产生死锁。A进程优先权 B资源的静态分配法C进程的推进顺序 D分配队列优先权（分数：1.50）A.B.C.D.50.假设有三个进程竞争同类资源，如果每个进程需要 2个该类资源，则至少需要提供该类资源_个，才能保证不会发生死锁。A3 B4 C5 D6（分数：1.50）A.B.C.
20、D.51.以下_不是影响缺页中断率的因素。A页面调度算法 B分配给作业的主存块数C程序的编制方法 D存储管理方式（分数：1.50）A.B.C.D.52.通过硬件和软件的功能扩展，把原来的独占设备改造成能为若干用户共享的设备，这种设备被称为_设备。A用户 B系统 C虚拟 D邻界（分数：1.50）A.B.C.D.53.文件的存取方法依赖于_。A文件的物理结构 B存放文件的存储设备的特性CA 和 B D文件的逻辑结构（分数：2.50）A.B.C.D.54.下面关于二级目录的叙述中，错误的是_设备。A二级目录将文件的目录分为两级：一级是主目录，另一级是根目录B二级目录只有一个总目录和若干个子目录C总目
21、录表的目的内容是子目录的名称、位置及大小。子目录表的目的内容是文件控制块信息D文件的用户名就是子目录名（分数：2.50）A.B.C.D.55.一台 PC计算机系统启动时，首先执行_。A主引导记录 B分区引导记录CBIOS 引导程序 D引导扇区（分数：2.50）A.B.C.D.56.虚拟存储管理系统的基础是程序的_理论。A全局性 B局部性 C时间全局性 D空间全局性（分数：2.50）A.B.C.D.网络工程师-计算机硬件基础、操作系统答案解析(总分：100.00，做题时间：90 分钟)一、单项选择题(总题数：60，分数：100.00)1.在 CPU中，_可用于传送和暂存用户数据，为 ALU执行算
22、术逻辑运算提供工作区。A程序计数器 B累加寄存器C程序状态寄存器 D地址寄存器（分数：1.50）A.B. C.D.解析：解析 本题考查寄存器的类型和特点。寄存器是 CPU中的一个重要组成部分，它是 CPU内部的临时存储单元。寄存器既可以用来存放数据和地址，也可以存放控制信息或 CPU工作时的状态。在 CPU中增加寄存器的数量，可以使 CPU把执行程序时所需的数据尽可能地放在寄存器件中，从而减少访问内存的次数，提高其运行速度。但是，寄存器的数目也不能太多，除了增加成本外，由于寄存器地址编码增加也会相对增加指令的长度。CPU 中的寄存器通常分为存放数据的寄存器、存放地址的寄存器、存放控制信息的寄存
23、器、存放状态信息的寄存器和其他寄存器等类型。程序计数器用于存放指令的地址。当程序顺序执行时，每取出一条指令，PC 内容自动增加一个值，指向下一条要取的指令。当程序出现转移时，则将转移地址送入 PC，然后由 PC指向新的程序地址。程序状态寄存器用于记录运算中产生的标志信息，典型的标志为有进位标志位、0 标志位、符号标志位、溢出标志位和奇偶标志等。地址寄存器包括程序计数器、堆栈指示器、变址寄存器和段地址寄存器等，用于记录各种内存地址。累加寄存器是一个数据寄存器，在运算过程中暂时存放被操作数和中间运算结果，累加器不能用于长时间地保存一个数据。2.处理机主要由处理器、存储器和总线组成，总线包括_。A数
24、据总线、地址总线、控制总线B并行总线、串行总线、逻辑总线C单工总线、双工总线、外部总线D逻辑总线、物理总线、内部总线（分数：1.50）A. B.C.D.解析：解析 本题考查计算机系统总线和接口方面的基础知识。广义地讲，任何连接两个以上电子元器件的导线都可以称为总线。通常可分为 4类：(1)芯片内总线。用于在集成电路芯片内部各部分的连接。(2)元件级总线。用于一块电路板内各元器件的连接。(3)内总线，又称系统总线。用于构成计算机各组成部分(CPU、内存和接口等)连接。(4)外总线，又称通信总线。用计算机与外设或计算机与计算机的连接或通信。连接处理机的处理器、存储器及其他部件的总线属于内总线，按总
25、线上所传送的内容分为数据总线、地址总线和控制总线。3.以下关于复杂指令集计算机(Complex Instruction Set Computer，CISC)和精简指令集计算机RISC(Reduced Instruction Set Computer, RISC)的叙述中，错误的是_。A在 CISC中，其复杂指令都采用硬布线逻辑来执行B采用 CISC技术的 CPU，其芯片设计复杂度更高C在 RISC中，更适合采用硬布线逻辑执行指令D采用 RISC技术，指令系统中的指令种类和寻址方式更少（分数：1.50）A. B.C.D.解析：解析 本题考查指令系统和计算机体系结构基础知识。复杂指令集计算机(Co
26、mplex Instruction Set Computer，CISC)的基本思想是：进一步增强原有指令的功能，用更为复杂的新指令取代原先由软件子程序完成的功能，实现软件功能的硬件化，导致机器的指令系统越来越庞大而复杂。CISC 计算机一般所含有的指令数目至少 300条以上，有的甚至超过 500条。精简指令集计算机(Reduced Instruction Set Computer，RISC)的基本思想是：通过减少指令总数和简化指令功能，降低硬件设计的复杂度，使指令能单周期执行，并通过优化编译提高指令的执行速度，采用硬布线控制逻辑优化编译程序。在 20世纪 70年代末开始兴起，导致机器的指令系统
27、进一步精炼而简单。若用 8位机器码表示十进制数-101，则原码表示的形式为_；补码表示的形式为_。（分数：3.00）(1).A11100101 B10011011 C11010101 D11100111（分数：1.50）A. B.C.D.解析：(2).A11100101 B10011011 C11010101 D11100111（分数：1.50）A.B. C.D.解析：解析 将最高为作符号位(0 表示正数，1 表示负数)，其余各位代表数值本身的绝对值的表现形式称为原码表示。因此，-101 的原码是 111000101。正数的补码与原码相同，负数的补码为该数的反码加 1。正数的反码与原码相同，负
28、数的反码符号位为1，其余各位为该数绝对值的原码按位取反。-101 的原码是 11100101，反码为 10011010，则其补码为10011011。4.某逻辑电路有两个输入分别为 X和 Y，其输出端为 Z。当且仅当两个输入端 X和 Y同时为 0时，输出 Z才为 0，则该电路输出 Z的逻辑表达式为_。AXY B （分数：1.50）A.B.C.D. 解析：解析 XY 表示逻辑与，其特点是只有两个或多个输入全部为 1时，其结果才为 1，即两个输出相异时即为 0时，其输出即为 0；X+Y表示逻辑或，其特点是两个或多个输出中只要有一个位 1，则结果为 1；只有当两个输出都为 0时，其输出才为 0；X?Y
29、表示逻辑异或，其特点是半加法。当 1和 0做异或运算时结果为 1，0 与 0或者 1与 1作异或运算时，其结果为 0。5.在进行定点原码乘法运算时，乘积的符号位是被乘数的符号位和乘数的符号位_运算来获得。A相或 B相与C相异或 D分别取反后再相或（分数：1.50）A.B.C. D.解析：解析 根据原码 1位乘法的法则，应当是被乘数的符号位和乘数的符号位相异或作为乘积的符号位。6.若操作数“00000101”与“00000101”执行逻辑_操作后。A或 B与 C异或 D与非（分数：1.50）A.B.C. D.解析：解析 逻辑代数的三种最基本的运算为“与”、“或”、“非”运算。“与”运算又称为逻辑
30、乘，其运算符号常用 AND、或表示。设 A和 B为两个逻辑变量，当且仅当A和 B的取值都为“真”时，A“与”B 的值为“真”；否则 A“与”的值为“假”。操作数“00000101”与“00000101”执行逻辑“与”后的结果为“00000101”。“或”运算也称为逻辑加，其运算符号常用OR、或+表示。设 A和 B为两个逻辑变量，当且仅当 A和 B的取值都为“假”时，A“或”B 的值为“假”；否则 A“或”B 的值为“真”。操作数“00000101”与“00000101”执行逻辑或后的结果为“00000101”。“非”运算也称为逻辑求反运算，常用表示对变量 A的值求反。其运算规则很简单：“真”的
31、反为“假”，“假”的反为“真”。“异或”运算又称为半加法运算，其运算符号常用：XOR 或表示。设 A和 B为两个逻辑变量，当且仅当A、B 的值不同时，A“异或”B 为真。A“异或”B 的运算可由前三种基本运算表示，即。操作数“00000101”与“00000101”执逻辑“异或”后的结果为“00000000”。“与非”运算指先对两个逻辑量求“与”，然后对结果在求“非”。操作数“00000101”与“00000101”执逻辑“与非”后的结果为“11111010”。7._是指按内容访问的存储器。A虚拟存储器 B相联存储器C顺序访问存储器 D随机访问存储器（分数：1.50）A.B. C.D.解析：解
32、析 本题考查计算机系统存储器方面的基础知识。计算机系统的存储器按所处的位置可分为内存和外存。按构成存储器的材料，可分为磁存储器、半导体存储器和光存储器。按存储器的工作方式可分为读写存储器和只读存储器。按访问方式可分为按地址访问的存储器和按内容访问的存储器。按寻址方式可分为随机存储器、顺序存储器和直接存储器。相联存储器是一种按内容访问的存储器。8.以下关于 Cache的叙述中，正确的是_。A在容量确定的情况下，替换算法的时间复杂度是影响 Cache命中率的关键因素BCache 的设计思想是在合理成本下提高命中率CCache 的设计目标是容量尽可能与主存容量相等DCPU 中的 Cache容量应大于
33、 CPU之外的 Cache容量（分数：1.50）A.B. C.D.解析：解析 本题考查高速缓存基础知识。Cache是一个高速小容量的临时存储器，可以用高速的静态存储器(SRAM)芯片实现，可以集成到 CPU芯片内部，或者设置在 CPU与内存之间，用于存储 CPU最经常访问的指令或者操作数据。Cache 的出现是基于两种因素：首先是由于 CPU的速度和性能提高很快而主存速度较低且价格高，其次是程序执行的局部性特点。因此，才将速度比较快而容量有限的 SRAM构成 Cache，目的在于尽可能发挥 CPU的高速度。很显然，要尽可能发挥 CPU的高速度，就必须用硬件实现其全部功能。9.下列存储设备中，存
34、取速度最快的是_。A主存 B辅存 C寄存器 D高速缓存（分数：1.50）A.B.C. D.解析：解析 计算机的存储器系统由分布在计算机各个不同部件的多种储设备组成，包括 CPU内部的寄存器、用于控制单元的控制存储器、内部存储器(由处理器直接存取的存储器，又称为主存储器)、外部存储器(需要通过 I/O系统与之交换数据，又称为辅助存储器)。他们之间的存取速度：内部存储器快于外部存储器、主存工作在 CPU和外存之间，速度也是介于二者之间。而高速缓存是用来缓解主存和 CPU速度不匹配的问题，速度介于二者之间。所以这几个存储器其存取速度由快至慢排列依次是：CPU 内部的寄存器、高速缓存(Cache)、主
35、存(内存)、辅助存储器(外存)。10.某种部件使用在 10000台计算机中，运行工作 1000小时后，其中 20台计算机的这种部件失效，则该部件千小时可靠度 R为_。A0.990 B0.992 C0.996 D0.998（分数：1.50）A.B.C.D. 解析：解析 (根据可靠度的定义，计算如下：R=(10000-20)/10000=0.998，即该部件的千小时可靠度为 0.998。两个部件的可靠度 R均为 0.8，由这两个部件串联构成的系统的可靠度为_；由这两个部件并联构成的系统的可靠度为_。（分数：3.00）(1).A0.8 B0.64 C0.90 D0.96（分数：1.50）A.B. C
36、.D.解析：(2).A0.8 B0.64 C0.90 D0.96（分数：1.50）A.B.C.D. 解析：解析 串联的可靠度=RR=0.64。并行的可靠度=1-(1-R)(1-R)=1-0.04=0.96。系统可靠度计算：并联系统：1-(1-R 1)(1-R2)。串联系统：R 1R2(R为单个系统的可靠度)。11.在 CPU中用于跟踪指令地址的寄存器是_。A地址寄存器(MAR) B数据寄存器(MDR)C程序计数器(PC) D指令寄存器(IR)（分数：1.50）A.B.C. D.解析：解析 程序计数器中存放的是下一条指令的地址(可能是下一条指令的绝对地址，也可能是相对地址，即地址偏移量)。由于多
37、数情况下，程序是顺序执行的，所以程序计算数器设计成能自动加 1的装置。当出现转移指令时，需要重填程序计数器。指令寄存器：中央处理器即将执行的操作码存在这里。数据寄存器是存放操作数、运算结果和运算的中间结果，以减少访问存储器的次数，或者存放从存储器读取的数据以及写入存储器的数据的寄存器。地址寄存器用来保存当前 CPU所访问的内存单元的地址。由于在内存和 CPU之间存在着操作速度上的差别，所以必须使用地址寄存器来保持地址信息，直到内存的读/写操作完成为止。12.计算机指令一般包括操作码和地址码两部分，为分析执行一条指令，其_。A操作码应存入指令寄存器(IR)，地址码应存入程序计数器(PC)B操作码
38、应存入程序计数器(PC)，地址码应存入指令寄存器(IR)C操作码和地址码都应存入指令寄存器(IR)D操作码和地址码都应存入程序计数器(PC)（分数：1.50）A.B.C. D.解析：解析 这是一道基础概念题，考查 IR以及 PC等基本寄存器的作用。PC 用于存放 CPU下一条要执行的指令地址，在顺序执行程序中当其内容送到地址总线后会自动加 1，指向下一条将要运行的指令地址；IR用来保存当前正在执行的一条指令，而指令一般包括操作码和地址码两部分，因此这两部分均存放在IR中。13.在计算机系统中采用总线结构，便于实现系统的积木化构造。同时可以_。A提高数据传输速度 B提高数据传输量C减少信息传输线
39、的数量 D减少指令系统的复杂性（分数：1.50）A.B.C. D.解析：解析 采用总线结构的主要优点总线是计算机中各部件相连的传输线，通过总线，各部件之间可以相互通信，而不是每两个部件之间相互直连，减少了计算机体系结构的设计成本，有利于新模块的扩展。若每一条指令都可以分解为取指、分析和执行三步。已知取指时间 t 取指 =4t，分析时间 t 分析 =3t，执行时间 t 执行 =5t。如果按串行方式执行完 100条指令需要_t。如果按照流水方式执行，执行完100条指令需要_t。（分数：3.00）(1).A1190 B1195 C1200 D1205（分数：1.50）A.B.C. D.解析：(2).
40、A504 B507 C508 D510（分数：1.50）A.B. C.D.解析：解析 顺序执行时，每条指令都需三步才能执行完，设有重叠。总的执行时间为：(4+3+5)t100)=1200t流水线计算公式是：第一条指令顺序执行时间+(指令条数-1)流水线周期对于此题而言，关键在于取指时间为 4t，分析时间为 3t，而流水线周期都是 5，而实际完成取指只需要 4t，分析只需要 3t 时间，所以采用流水线的耗时为：(4+3+5)(100-1)+5=507t。14.关于在 I/O设备与主机间交换数据的叙述，_是错误的。A中断方式下，CPU 需要执行程序来实现数据传送任务B中断方式和 DMA方式下，CP
41、U 与 I/O设备都可同步工作C中断方式和 DMA方式中，快速 I/O设备更适合采用中断方式传递数据D若同时接到 DMA请求和中断请求，CPU 优先响应 DMA请求（分数：1.50）A.B.C. D.解析：解析 本题考查 I/O设备与主机间交换数据的方式和特点。I/O设备与主机间进行数据输入输出主要有直接程序控制方式、中断方式、DMA 方式和通道控制方式。直接程序控制方式的主要特点是：CPU 直接通过 I/O指令对 I/O接口进行访问操作，主机与外设之间交换信息的每个步骤均在程序中表示出来，整个输入输出过程是由 CPU执行程序来完成的。中断方式的特点是：当阳接口准备好接收数据或向 CPU传送数
42、据时，就发出中断信号通知 CPU。对中断信号进行确认后，CPU 保存正在执行的程序的现场，转而执行提前设置好的 v0中断服务程序，完成一次数据传送的处理。这样，CPU 就不需要主动查询外设的状态，在等待数据期间可以执行其他程序，从而提高了 CPU的利用率。采用中断方式管理 I/O设备，CPU 和外设可以并行地工作。虽然中断方式可以提高 CPU的利用率，能处理随机事件和实时任务，但一次中断处理过程需要经历保存现场、中断处理和恢复现场等阶段，需要执行若干条指令才能处理一次中断事件，因此这种方式无法满足高速的批量数据传送要求。直接内存存取(Direct Memory Access, DMA)方式的基
43、本思想是：通过硬件控制实现主存与 I/O设备间的直接数据传送，数据的传送过程由 DMA控制器(DMAC)进行控制，不需要 CPU的干预。在 DMA方式下，需要CPU启动传送过程，即向设备发出“传送一块数据”的命令。在传送过程结束时，DMAC 通过中断方式通知CPU进行一些后续处理工作。DMA方式简化了 CPU对数据传送的控制，提高了主机与外设并行工作的程度，实现了快速外设和主存之间成批的数据传送，使系统的效率明显提高。通道是一种专用控制器，它通过执行通道程序进行 I/O操作的管理，为主机与 I/O设备提供一种数据传输通道。用通道指令编制的程序存放在存储器中，当需要进行 I/O操作时，CPU 只
44、要按约定格式准备好命令和数据，然后启动通道即可；通道则执行相应的通道程序，完成所要求的操作。用通道程序也可完成较复杂的 I/O管理和预处理，从而在很大程度上将主机从繁重的 I/O管理工作中解脱出来，提高了系统的效率。15.某指令流水线由 5段组成，第 1、3、5 段所需时间为 t，第 2、4 段所需时间分别为 3t、2t，如图示，那么连续输入 n条指令时的吞吐率(单位时间内执行的指令个数)TP 为_。（分数：1.50）A.B. C.D.解析：解析 本题考查计算机系统流水线方面的基础知识。吞吐率和建立时间是使用流水线技术的两个重要指标。吞吐率是指单位时间里流水线处理机流出的结果数。对指令而言，就
45、是单位时间里执行的指令数。流水线开始工作，须经过一定时间才能达到最大吞吐率，这就是建立时间。若 m个子过程所用时间一样，均为 t 0，则建立时间 T0=mt 0。本题目中，连续输入 n条指令时，第 1条指令需要的时间(1+3+1+2+1)t，之后，每隔 3t 便完成 1条指令，即流水线一旦建立好，其吞吐率为最长子过程所需时间的倒数。综合 n条指令的时间为(1+3+1+2+1)t+(n-1)3t，因此吞吐率为16.下在输入输出控制方法中，采用_可以使得设备与主存间的数据块传送无需 CPU干预。A程序控制输入输出 B中断CDMA D总线控制（分数：1.50）A.B.C. D.解析：解析 本题考查
46、CPU中相关寄存器的基础知识。计算机中主机与外设间进行数据传输的输入输出控制方法有程序控制方式、中断方式、DMA 等。在程序控制方式下，由 CPU执行程序控制数据的输入输出过程。在中断方式下，外设准备好输入数据或接收数据时向 CPU发出中断请求信号，CPU 若决定响应该请求，则暂停正在执行的任务，转而执行中断服务程序进行数据的输入输出处理，之后再回去执行原来被中断的任务。在 DMA方式下，CPU 只需向 DMA控制器下达指令，让 DMA控制器来处理数据的传送，数据传送完毕再把信息反馈给 CPU，这样就很大程度上减轻了 CPU的负担，可以大大节省系统资源。17.内存单元按字节编址，地址 0000
47、A000H0000BFFFH 共有_个存储单元。A8192K B1024K C13K D8K（分数：1.50）A.B.C.D. 解析：解析 主存储器(内存)采用的是随机存取方式，需对每个数据块进行编码，而在主存储器中，数据块是以 Word为单位来标识的，即每个字一个地址，通常采用的是十六进制表示。例如，按字节编址，地址从 0000A000H0000BFFFH，则表示有(0000BFFFH-0000A000H)+1 个字节，即 8KB。18.采用 Cache技术可以提高计算机性能，_属于 Cache的特征。A全部用软件实现B显著提高 CPU数据输入输出的速率C可以显著提高计算机的主存容量D对程序员是不透明的（分数
