GB T 9178-1988 集成电路术语.pdf
《GB T 9178-1988 集成电路术语.pdf》由会员分享,可在线阅读,更多相关《GB T 9178-1988 集成电路术语.pdf(102页珍藏版)》请在麦多课文档分享上搜索。
1、U DC 6 2 1. 3. 049. 77 : 00 1. 4 L 55 B 中华人民共和国国家标准作17集成电路术语Terminology for integrated circuits 1988-05-19发布1988-10-01实施国东3标准局发布目次1 基础术语.( 1 ) 2 数字集成电路.,( 7 ) 3 模拟集成电路.,(26) 共接口集成电路.(36) 5 1昆合集成电路及其他.,(58) 附录A组合集成电路和时序集成电路凡例(参考件),.,(62) 附录B中文索引(参考件).(74) 附录C英文索引(参考件).(86) 中华人民共和国国家标准集成电路术语Terminolog
2、y for integrated circuits U!)C G 2 1. 3. 0 4 9. 7 7 : 001.4 GB 9178-88 本标准规定了集成电路的生产制造、工程应用和贸易等中使用的基本术语。本标准适用于与集成电路有关的生产、工程、科研、教学和贸易等。1 基础术语1 . 1 通用术语1 . 1 . 1 微电子学microelectronics 高度小型化电子线路的构成和应用的学科。1 . 1 . 2 微电路microcircuit 具有高密度等效电路元件和(或部件,并可作为独立件的微电子器件。注:微电路可以是微型组件或集成(微)电路。1 . 1 . 3 集成电子学integra
3、ted electronics 集成电路的设计、制造和使用的工艺和技术。1 . 1 . 4 集成电路integrated circuit 将若干电路元件不可分割地联在一起,并且在电气上互连,以致就规范,试验、贸易和维修而言,被视为不可分割的一种电路。注2本定义的电路元件没有包封或外部连接,并且不能作为独立产品规定或销售。1 . 1 5 集成微电路integrated microcircuit 将若干电路元件不可分割地联在一起,并且在电气上互连,以致就规范、试验、贸易和维修而言,被视为不可分割的一种微电路。注z见1.1. 4中注。在不会误解的情况下,术语集成微电路可简写为集成电路。为了说明制造具
4、体集成电路所应用的技术,可进一步采用限定语。例如g一半导体单片集成电路;一一半导体多片集成电路;一一薄膜集成电路g国家标准局1988-05-19批准1988-10-01实施GB 9178-88 一二7厚膜集成电路:混合集成电路。1 . 1 . 6 微型组件micro - assembly 由各种独立制造,并能在组装和封装前进行测试的元件和(或集成微电路组成的微电路。注:本定义的元件有包封和外部连接,而且可作为独立产品来规定和销售。为r说明制造具体微型组件所应用的技术,可进一步采用限定语。例如:半导体多片微型组件:一分tL元器件微型组件。1 . 1 . 7 半导体器件semiconductor
5、device. A毛本特性是由于载流子在半导体内流动的器件。1 . 1 . 8 电路元件circuit element ;在集成电路中完成某种电学功能的无师、或有源元件。1 . 1 . 9 有源元件acti ve elemen t 一种主要对电路提供整流、开关和放大功能的(电路)元件。注:有i局J巳于在电路巾,也可以起到电阻和电容的作用,或者是将外部能量从一种形式转化为另一种形式。例如:二极管、晶体管、半导体集成电路、光敏半导体器件和光发射半导体器件等。1 . 1 . 1 0 无源元件passive element 对电路功能起电阻、电容或电感,或是它们组合作用的元件。注:例如电阻器、电容器、
6、电感器等。1.1.11 (半导体器件的)引出端terminal (of semiconductor device) 现定的外部可用连接点。1 . 1 . 1 2 空引出端blank terminal 无内部连接,可用作外部连线的支撑而对器件功能无影响的引出端。倘若(通过外连线)在此端施加电压,则不超过此电路的最高电i原电压额定值4注:缩写形式为NC(无内部连接)。如果允许施加较高电压应注明。1 . 1 . 1 3 非可用引出端non - usable terminal 正常应用时不应使用,且其可有或可无内部连接的引出端。2 注:缩写形式为NU。1 . 1 . 1 4 电报electrode G
7、B 9178-88 半导体器件的规定区域与连引出端的内引线之间的提供电学联接的部分。1 . 1 . 1 5 功能框图functional- block diagram 按功能表示复杂集成电路内部基本单元结构的图。1 . 1 . 1 6封装外形图package outline dra wing 规定尺寸特征和机械互换性要求等有关特征的封装图形。1 . 2 器件类型1 . 2. 1 微电路模块microcircuit module 为实现一种或多种电路功能而设计和制造的微型组件或微电路与分立J器件的组件。在规范特性试验、贸易和维修上,它是一个不可分割的整体。注:为说明制造具体电路所应用的技术,可进
8、一步采用限定语,这在混合集成电路情况下更为需要。1 . 2. 2 半导体集成电路semiconductor integrated circuit 在半导体内部和上面形成元件并互连的集成电路。1 . 2. 3 单片集成电路monolithic integrated circuit 全部元件制作在一块半导体芯片上的集成电路。1 . 2. 4 多片集成电路multichip integrated circuit 一个封装体内仅装有两个或多个半导体芯片的集成电路。1 . 2. 5 膜集成电路film integrated circuit 元件和互连均以膜形式在绝缘基片表面上形成的集成电路。膜元件可以是
9、有源或无源的。1 . 2. 6 混合集成电路hybrid integrated circuit 由半导体集成电路与膜集成电路的任意组合,或由任何这些电路同分立元件的任意组合形成的集成电路。1 . 2. 7 双极型集成电路bipolar integrated circuit 以双极型晶体管为基本有源元件构成的集成电路。1 . 2. 8 金属-氧化物半导体集成电路(MOSIC)metal- oxide - semiconductor integrated circuit ( MOSIC) 3 GB 9178-88 以金属-氧化物一半导体场效应晶体管为基本有源、元件构成的集成电路。1 . 2. 9
10、数字集成电路digital integrated circuit 在输入端和输出jL用数字信号工作的集成电路。注:在这个定义巾,输入端和输出端不包括静态电源。在一些数字电路中,例如某些类型的非稳态电路,不必有输入端。当不会误解时,集成可从术语中省略。1.2.10模拟集成电路anaiogue integrated circuit 对表示连续物理量的电流或电压进行放大、转换、调制、传输、运算等的集成电路。它可分为字是性集成电路和非线性集成电路。注:见1.2.9注。1 . 2. 1 1 接口集成电路interface integrated circuit 以其输入端和输出端来连接电子系统中电信号互不
11、相容的各个部分的集成电路。注:输入和输出信号可以是下述形式中的任一种2a.数字输入,模拟输出:b .模拟输入,数字输出gc .数字输入,数字输出;d .模拟输入,模拟输出。在第c种形式中输入数字信号电平和输出数字信号电平不同。见1.2. 9注。1 . 2. 1 2 存贮器集成电路integrated circuit memory 由存贮单元组成,通常还包括一些相关电路,如地址选择器、放大器等的集成电路。注:见1.2. 9注。1 . 2. 1 3 微处理器集成电路integrated circuit microprocessor 一种具有以下功能的集成电路:a.能够按编码指令操作:b .能够按指
12、令接收用于处理的和或存贮的编码数据:能够按指令对输入数据及存贮在电路内寄存器的和(或外存贮器的有关数据进行算术逻辑运算;能够按指令发送编码数据zc .能够接收和或发送用以控制和或描述微处理器集成电路的操作或状态的信号。注:这些指令可以是输入、固定或保存在一个内存贮器中的。见1.2. 9注c1 . 3 材料及工艺1 . 3. 1 晶片圄片4 GB 9178-88 wafer 一种半导B体材料或将这种半导体材料沉积到衬底上面形成的薄片或庸平困片,在它上面可同时制作出一个或若干个器件,然后将它分割成芯片。1 . 3. 2 芯片chip (die) 从含有器件或电路阵列的晶片上分割的至少包含有一个电路
13、的部分。1 . 3. 3 衬底substrate 在其表面和内部制造器件或电路元件的材料。1 . 3. 4 基片substrate 对膜电路元器件和或外贴元器件形成支撑基体的片状材料。1 . 3. 5膜fihn 用任何淀积工艺在国体基片上形成的固体层。1 . 3. 6 平面工艺planar technique 采用掩膜扩散、金属化、光刻等技术,在衬底上制造元器件和电路的过程。1 . 3. 7 外延工艺epitaxy technique 在衬底上生长一层与衬底有相同或相近晶相的半导体材料的过程。1 . 3. 8 光刻工艺photolithography technique 利用曝光、显影、刻蚀等
14、技术,在表面涂敷有光致抗蚀剂膜的晶片上,制作出所需图形的过程。1 . 3. 9 真空蒸发vacuum evaporation 在真空中将材料加热,并使其蒸发淀积在其他材料表面上形成膜的过程。1 . 3. 1 0 扩散工艺diffusion technique 将杂质原子扩散到半导体晶体中,在该晶体中形成P型或N型电导率K域的过程。1.3.11 离子注入ion implantation 将被加速的离子注入到半导体晶体中,在该晶体中形成P型、N型或本征导电区。1.3.12溅射sputtering 利用辉光放电中气体离子的轰击使电极材料释出,井淀积在其他材料表面上形成膜的过程。1.3.13 金属化5
15、 GB 9178-8b metallization 淀积一层金属膜,并制作布线图形,从而形成所需内连线等的过程。1 . 3. 1 4 表面钝化surface passivation 在P区、N区和PN结形成以后,在半导体表面生长或涂敷一层保护膜的过程。1 . 3. 1 5保护涂层protective coating 涂在电路元件表面作为机械保护和防止污染的绝缘材料层。1 . 3. 1 6 引钱键合wire bonding 为了使细金属丝与芯片上规定的金属化区或底座上规寇的区域形成欧姆接触,而对它们施加应力的过程。1 . 3. 1 7 封装encapsulation 为抵抗机械、物理和化学应力,
16、用某种保护介质包封电路和元器件的通用工艺。1 . 3. 1 8 灌封embedding 采用能够固化的树脂对电路、组件的主体进行埋置的过程。例如:一铸塑;-尧j崔:一漫涂:一连续模压1 . 3. 1 9 外壳封装package (case) 集成电路的全包封或部分包封体。它提供:一机械保护;一一环境保护;一一外形尺寸。外壳可以包含或提供引出端,它对集成电路的热性能产生影响。1 . 3. 20底座header 封装体中用来安装半导体芯片的部分。1 . 3. 21 机械标志mechanical index 自动操作时提供方位的特征(例如键、凹槽、V形槽口、平面、细向槽、凹陷等)。注:通常作为鉴别第
17、一引出端位置的参考特征的引出端识别标志与此标志重合。1 . 4 检验和特性6 GB 9178-88 1 . 4. 1 检验inspection 用测量、检查、试验或其他方法,把单位产品与要求条件对比的过程。1 . 4. 2 筛选screemng 为了检测并剔除潜在的失妓,对一生产批中的全部产品所作的检验或试验。1 . 4. 3 能力鉴定电路(CQC)capability qualifying circuit (CQC) 用来部分或全面的评价申报能力的一种试验样品。它可以是专门设计的试样,或是正常生产的电路,也可以是以上两种情况的结合。1 . 4. 4 加速试验accelerated test
18、为缩短试验时间,在不改变失效机理的条件下,用加大应力的方法所进行的试验。注:通常可分为恒定应力、步进应力和序进应力试验。1 . 4. 5 最坏情况条件(对单一特性)worst - case condition (or a single characteristic) 分别从规定的范围内选择出来的,并同时施加这些条件,使得对所考虑的特性产生最不利的值。1 . 4. 6 静态参数static parameters 用来表示集成电路和元器件直流特性的电参数。例如:直流电压、直流电流或直流电压比、直流电流比,或直流电压与直流电流之比。1 . 4. 7 动态参数dynamic parameters 用来
19、表示集成电路和元器件交流特性的电参数。例如:电压或电流的方均根值及其随时间变化的值或它们之间的比。2 数字集成电路2. 1 组合集成电路和时序集成电路2. 1 . 1 通用术语2. 1 . 1 . 1 数字信号digital signal 不重叠值域为有限的随时间变化的物理量,用来传输或处理信息的。注:物理量可以是电流、电压或阻抗等。为方便起见,每一值域可用单一数值表示,例如标称值。2. 1 . 1 . 2 二进制信号binary signal 仅有两个可能值域的数字信号。7 GB 9178-88 注:见2.1. 1. 1注。2.1.1.3 (二进制信号的)低值域low range (of a
20、 binary signal) 二进制信号的最低正电平最低负电平范围。注:通常用L一一值域表示这一范围,以及用L一一电平表示这一范围内的任意电平。2.1.1.4 (二进制信号的)高值域high range (of a binary signal) 二进制信号的最高正电平最高负电平范围。注:通常用H一一值域表示这一范围,以及用H一一电平表示这一范围内的任意电平。2. 1 . 1 . 5 输入端input terminal 在其上施加信号,可直接改变电路输出组态输出图形),或通过改变电路对真他引出端的响应方式,间接改变电路输出组态输出图形的引出端。2. 1 . 1 . 6 三态输出three -
21、state output 在高电平和低电平时里相对的低阻抗的源点或汇点,且在适当的输入条件F提供近似于开路的高阻态的二进制电路的输出。汪:在功能表和功能时序)图中,用Z表示高阻态。2.1.1.7 飞二进制电路的)输入组态(输入图形input configuration Ci nput pattern) (of a binary circuiO 在给定瞬间,输入端上低电平和高电平的组合。2.1.1.8 (二进制电路的)输出组态输出图形output configuration (output pattern) (of a binary circuit) 在给寇瞬间,输出端上低电平和高电平的组合。注
22、:在不会混淆的情况下,可以用指定的输出端(参考输出踹)上的信号电平(低电平或高电平)表示输出组态L输出图形。2. 1 . 1 . 9 功能表function tah!e 一种指明数字电路输入端和输出端上的数字信号值之间必需的或可能的关系,而这些数字信号值叉是直接用电参量值或已规定电学含义的符号(例如二进制电路的L和H)来表示的表达方法。通常:一表中各列给出数字电路拘一个输入端或一个输出端上的数字信号值;一一表中各行给出在各)输入端上的数字信号的?组值,以及在(各)输出端上所产生的数字信号的结果值;一一如果输出端上的数字信号值是不确定的,则应用间号表示:一一如果输入端1:的数字信号值不起作用,则
23、应用符号L/ H或X表示。2.1.1.10真值表(用于数字变量间的关系)8 GB 9178-88 truth table (for a relation between digital variables) 一种用表格的形式给出一个或多个数字自变量与一个或多个数字因变量之间的逻辑关系;即对于数字自变量值的各种可能组合,能给出相对应的数字因变量值的表示方法。注:需要区分功能表与真值表字变量值完成几种不同的逻辑操作。2. 1、1. 1 1 鼓励excitation 一种输入组态输入图形),或输入组态输图形的变化。其作用能够直接或与已存在的预备状态一起使电路改变输出组态输出图形变化;或者将电路置于预
- 1.请仔细阅读文档,确保文档完整性,对于不预览、不比对内容而直接下载带来的问题本站不予受理。
- 2.下载的文档,不会出现我们的网址水印。
- 3、该文档所得收入(下载+内容+预览)归上传者、原创作者;如果您是本文档原作者,请点此认领!既往收益都归您。
本资源只提供5页预览,全部文档请下载后查看!喜欢就下载吧,查找使用更方便
5000 积分 0人已下载
下载 | 加入VIP,交流精品资源 |
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- GB 9178 1988 集成电路 术语
