1、中华人民共和国国家标准数据处理词汇部分设备技术发布实施国家标准局发布中华人民共和国国家标准数据处理词汇部分设备技术国家标准局批准实施概述引言本词汇包括约二十个部分本部分阐述了设备技术方面常用的重要概念本词汇的这一部分等效采用了国际标准数据处理一词汇部分设备技术年范围本词汇选出了有关数据处理领域中一些概念的术语及其简明定义并阐明了不同概念之间的关系以便于国内交流和国际交往词汇涉及数据处理的各个主要方面其中包括主要的处理过程和所用设备的类型数据的表示数据的组织数据的描述计算机的程序设计和操作外围设备数据通信及其他的特殊应用适应范围本标准适用于有关电子计算机及信息处理各个领域的设计生产使用维护管理科
2、研教学和出版等方面遵循的原则和规则以下各项规则已在第一部分即部分中详细说明它们同样适用于本部分这里不再重复只将其各项的标题列出如下词条的定义词条的组成词条的分类术语的选择和定义的用语多义术语缩写圆括号的用法方括号的用法黑体字术语和星号在定义中的用法拼法索引表的编制术语和定义设备技术电路和信号触发电路具有若干稳态或非稳态的电路电路中至少有一个稳态可以用一个适当的脉冲来启动从而达到要求的转换稳态触发电路中在施加一个适当的脉冲之前保持不变的一种电路状态非稳态亚稳态准稳态在触发电路中只在有限的一段时间内保持不变的一种状态当这段时间结束后不用外加脉冲电路自动返回到稳态双稳态触发电路双稳态电路具有两个稳态
3、的触发电路单稳态触发电路单稳态电路具有一个稳态和一个非稳态的触发电路延迟元件在给定的时间间隔之后能够产生一个基本上和输入信号相似的输出信号的器件延迟线为了获得信号传输中所需要的延迟而设计的线路或网络脉冲在一个短暂的时间内和所考虑的时间相比一个幅度的变化其终值和初值相同脉冲串具有相似特性的一串脉冲时钟信号时钟脉冲用于同步的周期信号信号变换信号整形修改信号的一个或几个特性例如最大值形状定时等的动作信号再生使信号恢复原有特性的一种信号变换允许信号允许一个事件出现的信号禁止信号阻止一个事件出现的信号操作方式和处理方式时序的顺序的说明诸事件按时间顺序既不同时也不重发生的特性相继的说明在两个时序的事件出现
4、过程中没有任何其他事件插在其间的一种特性顺序操作一个操作接着一个操作执行的一种处理方式串行的说明在单个的设备中顺序执行两个或多个动作的特性并发的说明在给定的时间间隔内出现两个或多个活动的特性并发操作在给定的时间间隔内执行两个或多个操作的一种处理方式同时的说明在同一瞬间出现两个或多个事件的特性同时操作在同一瞬间对出现的二个或多个事件同时处理的一种方式并行操作在单个设备中并发地执行几个操作或者在两个或多个设备中并发地或者同时地执行几个操作的一种处理方式功能设计功能设计数据处理系统中各部分之间在功能上的相互关系的规范说明逻辑设计运用诸如符号逻辑那样的形式化方法来描述的功能设计逻辑图逻辑设计的图形表示
5、逻辑符号表示算子功能或功能关系的符号逻辑器件逻辑器件能执行逻辑运算的一种器件时序电路一种逻辑器件在给定时刻其输出值取决于它在该时刻的输入值和内部状态而该时刻的内部状态又取决于再前一时刻的输入值和内部状态注一个时序电路可以看成是有限个内部状态的有限自动机组合电路一种逻辑器件在任意时刻的输出值仅依赖于该时刻的输入值注组合电路是时序电路的特例即没有存储能力的时序电路门只有一个输出通路的组合电路逻辑元件执行基本逻辑运算的器件非元件非门执行布尔运算中的反运算的逻辑元件禁止元件禁止门执行布尔运算中的排除运算的逻辑元件与元件与门执行布尔运算中的合取运算的逻辑元件异或元件异或门执行布尔运算中的非等价运算的逻辑
6、元件或元件或门执行布尔运算中的析取运算的逻辑元件或非元件或非门执行布尔运算中的非析取运算的逻辑元件等价元件等价门执行布尔运算中的等价运算的逻辑元件蕴涵元件蕴涵门执行布尔运算中的蕴涵运算的逻辑元件与非元件与非门执行布尔运算中的非合取运算的逻辑元件全同元件全同门执行布尔运算中的全同运算的逻辑元件阈元件阈门执行阈运算的逻辑元件多数决定元件多数决定门执行多数决定运算的逻辑元件附录汉语索引参考件并发操作并发的并行操作串行的单稳态触发电路单稳态电路等价门等价元件多数决定门多数决定元件非门非稳态非元件功能设计或非门或非元件或门或元件禁止门禁止信号禁止元件逻辑符号逻辑器件逻辑设计逻辑图逻辑元件门脉冲脉冲串全同
7、门全同元件时序的时序电路时钟脉冲时钟信号双稳态电路双稳态触发电路顺序操作顺序的同时操作同时的稳态相继的信号变换信号再生信号整形亚稳态延迟线延迟元件异或门异或元件允许信号与非门与非元件与门与元件阈门阈元件蕴涵门蕴涵元件触发电路组合电路准稳态附录英语索引参考件GB/T 5271.3-1987 impulse . . . 03. 01. 08 (INCLUSIVE-) OR element . . . . 03. 04. 10 (INCLUSIVE-) OR gate . . . . . . 03.04.10 inhibiting signal . . . 03.01. 14 L logic des
8、ign . . . . . . . . . . . . . . . . . . . . 03. 03. 02 logic devi四. . . . . 03.04.01 logic diagram . 03.03.0 3 logic element . . . . . . . . . . . . . . . . . . . . 03.04.0臼5 logi皿cs严nbol. . . . . . . . . . . . . . . . . . . . 03.03.0 4 M majority element . . . . 03.04.17 majority gate . . . . . . 0
9、3.04.17 rnetastable state . . . . . 03. 01. 03 monostable circuit . . . . . . . . 03.01.05 monostable trigger circuit 03.01.05 N AUZAa1i1iAqaua即4111i11111nUAUAUnu dqa444444444AAAAdq nununununununvnunu qanonuququqoq安uqonununununununununu lllt HH-nn-ab-HHmn巾忡HUHHHK副t叫，ACgbr .umHHNN 忡忡山古MMEE业忡忡均EHHE.u.
10、、们叫.TTE臼E田一一出阴阳加剧m白EEDDdmE-dRF一NNRRTTTTT AA000000O NNNNNNNNN P P盯alleloperation . . . . . . . . 03.02.09 pulse 03.01.08 pulse string . . . . . . 03.01. 09 pulse train . . . . . . . . . . . . . 03. 01. 09 Q quasistable state . . . . 03. 01. 03 s sequential . . . 03.02.01 sequent旭1circuit . 03.04.02 sequential ope曰ra副.tion. . . . . . . . . . . . . . . . . . 03.02.03 serial . . . . . . . . . . . . . . . . . . . . . . 0囚3.02.0410 附加说明本标准由中华人民共和国电子工业部提出本标准由成都电讯工程学院杭州电子工业学院负责起草本标准主要起草人张志浩杨旭明章钅监汀许自省林宁吴仲贤
