SJ Z 11356-2006 片上总线属性规范.pdf

上传人:brainfellow396 文档编号:252143 上传时间:2019-07-13 格式:PDF 页数:40 大小:2.64MB
下载 相关 举报
SJ Z 11356-2006 片上总线属性规范.pdf_第1页
第1页 / 共40页
SJ Z 11356-2006 片上总线属性规范.pdf_第2页
第2页 / 共40页
SJ Z 11356-2006 片上总线属性规范.pdf_第3页
第3页 / 共40页
SJ Z 11356-2006 片上总线属性规范.pdf_第4页
第4页 / 共40页
SJ Z 11356-2006 片上总线属性规范.pdf_第5页
第5页 / 共40页
亲,该文档总共40页,到这儿已超出免费预览范围,如果喜欢就下载吧!
资源描述

1、SJ/Z 11356 2006 目。-一J且 仁1. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11 单=仁1.111 . . . . . . . . . . . . . . . . . . . . . . . . . . .

2、 . . . . . . . . . . . . . . . 1.1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1.2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 一1.3 日. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1.4 . . . . . . . . . . . . . . . . . . . . . . . .

3、 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1.5 .3 2交2.1 日.5 2.2 .7 2.3 .7 2.4 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

4、. . . . . . . . . . . . 10 2.5IP 口. . . . . . . . . . . . . . . . . . . 16 3 、U 日. . . . . . . . . . . . . 17 -v 3.1 U 日 17 3.2 U 日.17 A , 口交. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19 ) OCB 日.33 曰Specification Version 2.0) 8 石, 。 E司SJ

5、/Z 11356 2006 Alliance) 巾T,41 总线封装E接口隧卫旦ELL1旦J.J川l:川- 111 .1 1 n: 1I l 外设OCBOCB桥 。、JG l将包含备访问。工力能模龙、,, 。, 、r-.伞、, v 。1. 4. 2 。2 SJ/Z 11356 2006 2 OCB 条号旱交付项格式OCBD IPD SOCI 备注, 2.1 片上总线的用户指南2.1.1 版本号文档M M M 2.1.2 修订历史文档岛f岛4M 2.1 .3 文档约定文档M 如fM 2.1 .4 简介文档岛4岛fM 2.1 .5 信号定义文档岛f岛fM 2. 1.6 总线操作文档M M 岛42.

6、 1.7 配置空间文档CM C肌fCM 如果该交付项存在,则该交付项为M2. 1.8 心核隔文档R C肌4岛f如果IP开发者提供的是个硬IP,则该交付项为M2. 1.9 术语和定义文档R R R (推荐项)2.2 实现规范文档R R R 2.3 2.3.1 总线开发工VHDL, Verilog R R R 具2.3.2 时序分析文档R R R ASCII 2.3 .3 模拟模型VHDL, Verilog R CM 岛f如果IP开发者提供的是个硬IP,则该交付项为M2.3.4 总线实现的Verilog , VHDL , R R R 工具(推荐C, C+ 项)2.3.4.1 总线协议监Verilo

7、g , VHDL , CR R R 如果该可交付项尚无其他提供者,则此交付项视器C, C+ 对片上总线提供者是推荐项2.3.4.2 总线性能监Verilog , VHDL, CR CR R 如果该交付项尚无其他提供者,则此交付项对视器C, C+ 片上总线提供者是推荐项2.3.5 符合性测试Verilog , VHDL, R 岛f-平台C, C+ 2.3.6 调试工具R R -对这比工具不存在任何格式2.4 技术属性2.4.1 通用总线属文档如fM 岛f性2.4.2 无局速缓存文档如fM 岛4的事务处理属性2.4.3 有局速缓存文档M 如i岛f的事务处理属性+ 2.4.4 中断文档M 岛fM 2

8、.4.5 附加务处文档如fM M 理属性2.5 IP接口2.5.1 用户指南文档M CM 如果存在IP接口2.5.2 实现指南文档如fCM 如果存在IP接口2.5.3 IP接口包装VHDL, Verilog 岛fCM 如果存在IP接口(wrapper) 2.5.4 符合性验证文档M CM 如果存在IP接口注:就符合性而卢,个给定类别和给定交付项的所有格式列表,被列出的任何个格式都可以被用来满足交付项的要求。如果,则这个要求必须在备注栏中指明,而且要出现在中交付项之前。4 SJ/Z 11356 2006 h 。、干,, a , b C d 、e 、ri 台n、g 1: Bus Request;

9、Reql BU 六乃:、 , 局 , 、11予:个信号、j a , b c) PLB 、l情况!当答信号。生行一次总线上的地址应答信号、日果没有其俐的主t、.r. -. I , /_)l.、III.J)-、1=日、工力能均实伊、t、R-J总二、立口。币.a b , c d、.e fgh , 6 2006 SJ/Z 11356 , 、1M、II予完。、II予U 日) . 立L、, 、1工, , 予规仙。:总线时钟信号的上升沿开始后的时钟周期10%范围内的信:总线时钟信号的上升沿开始后的时钟周期20%范围内的信+:总统町押侣亏出_L汁沿开始后的时钟周期30%范围内的信号:,因统叫树信号的上升沿开始

10、后的时钟周期40%范围内的信口:总线时钟信号的上升沿开始后的时钟周期50%范围内的信+:总统町饵侣亏阳工汁沿开始后的时钟周期60%范围内的信号:,因生讨钟信号的上升沿开始后的时钟周期70%范围内的信口:总线时钟信号的上升沿开始后的时钟周期80%范围内的信号有效;:总线时钟信号的上升沿开始后的时钟周期90%范围内的信号有弘。这些定义假设时钟的延迟是ons。对于输出端,这些延迟表示从时钟到达一个寄存器的输入端到宏单元的输出之间的总的逻辑延迟。对于输入端,这些延迟表示输入信号相对于ons延迟的时钟信号而到达输入端的时、II予规范。必VHDL 之前,在已 一兀IPD CM; SOCI M) 型(OCB

11、DR; 硬件模型 , a b C d 以。, 立口/-10 4褐h目iz, 刁亏。日l型2, 正IP nH 。、-u,建、8 SJ/Z 11356 2006 l旦, VHDL)。口刁亏。符合性测试平台符合性测试向被测部件型4 2.3.6 、百试工六、d , 。2.4 、, ,且不要求总二h。, 。匕b, 曰, , o :;,1.口呆息线没有直接口用的命令以实圳这比特定的技术属性,汪释应当指明脚i宝、明如何主主止已丰芋正因孜不, rm I T_ 0 ,-组:1.,1, M ,rt1 口II寸-:J4H:L,I. A l I 、11口仁合, 。. Lr ,._.f且、,.!.,、, 制?主rI1l

12、r凸位国肿舌哥哥,。_ f霄,- -一唱.- _ _ 7 _ A协+-l产企七今I乙句曰.才、总亡日百亘古的日,肿百百A-J产址二9Rlmll、卒曰百T斗非自y I , 、写L口以存在的2而专梓i文种简单总结所;耳J古用, , 。歹!、古咱、, , A 、一一写。匕日(M) d 。2.4.1 匕曰, 。nu 唱EaASJ/Z 11356 2006 e 口l能, f 生rl11 0 , g 、r,e h 。* 。t ¥白,。, 些能反能由总町1 , 、己、i竞。其口, , 、I合匕日匕/.J0 J k 1) ;1 二tt.、忌、入。、tE. 0 o O * 。m 是可能的,是总线能日n 。11

13、P那些信号,ff 。, *是在IEEEStandard for Futurebus+-逻辑协议规范(IEEEStd.896.1-1991 )中被定义的。*是在PCI局部总线规范2.0修订版中被定义的。12 SJ/Z 11356 2006 、L些R去主L口J、,乞令自二-占-:-I.口2.4.3 带高1罢王震仔说肌,, 5 。日。加刁tJ旦当能。阿里自lJiii I 、.条号早属性优先级备注. . F F 14 a 带高速缓存的事务处理局速缓存读高速缓存写芮速缓存更新存储器读行*存储器写和无效树 , 卡理2 2 I :. I=t、:5 r可复制回*或写回忡 , 三、机目iEo , *是在EESt

14、andard for Futurebus+-逻辑协议规范(IEEEStd.896.1-1991)中被定义的。*是在PCI局部总线规范2.0修订版中被定义的。口b 日么应、二,去)F , 口。SJ/Z 11356 2006 斗争,、伞串耳目刁飞:曲许* 。b 、I芮C 、H主监d 。, 、至1e 事。f) ERRORS 。g , 。h TAG; 口/Mode30 2. 5 IP t:妾口OCBD ( IP )口J、三句机、1目i三。匕A日J, 、rOCB口,。IPD (IP n 已日、rIP上有个IP接口,;t-.J-飞.-.,J、庐4二1/、I1 n 1 J 1 J.:l _./,-I.J什1

15、0, I -lr丁支口(wrapper) /,jf飞tt口J/i.-:, !;芫尸儿lrJ圭 、I1.应口, 飞主L。、IP口I- Il I :n. II.J 山吗?京人、2. 5. 1 U 曰*是在ffiEEStandard for Futurebus+-逻辑协议规范(IEEEStd.896.1-1991)中被定义的。*是在PCI局部总线规范2.0修订版中被定义的。16 SJ/Z 11356 2006 18 非+J(j .3。日。在已善一些。J/1、R C, 、JRC口,即对当前的驱一, 比。C。, r I、竞争状态,那就会引起图腾柱电流或者响应被延迟。除了在使能信, 局,也主主仨习。, 、

16、, , & , 1主i,; J口至|。、SJ/Z 11356 2006 A. 1 (续)技术性OPB PLB APB ASB PIbus PIbus2 岛IbusPalmBus FISPbus Spcl-bus 总性M地址是是是是是是是是是是数据是是是是是是是是是是传输带宽是X曰E 是是是X曰E 是是是是命令是是 -是是是是是是锁定X曰E 是否X曰E 是是否否X曰E X目E 错误是是否是否否否否是是+ 命令是是不适不适是是否否否X臼E 用用数据否否-是否否否否是否时序是是-否是是否否是否广播否否否否否否否否X曰E 否状态是是不适不适否否是是不确定是用用仲裁是是否是否否是否是是请求X曰E 是-是

17、是是是否X曰E X曰E 允许是是-是是X曰E 是否是X曰E 抢先占用是X曰E -是否X曰E 是否否否局速缓存支持否否否否否是否否是否用户可指定位否否-否否是X曰E 否否布线否否 -否否否否否否布线类型否否-否否否否否否分裂事务处理否否否否X曰E 是否否否否猝发务处理X曰E 是否是X曰E X曰E 是否是是+ 无存的处理M写解锁*是是是是是是是是是是读解锁*是是是是是是是是是是宁读锁定*是是否是是是否否是是写锁定*是是否是是是否否X曰E 是仅地址解锁*否否是是是是是是不确定否仅地址锁定*否否否是是是否否不确定否写响应*否否不适不适是是否否不确定否用用读响应*否否不适不适是是否否不确定否用用t 无应

18、答写*否否否否是是否是不确定否*是在IEEEStandard for Futurebus+-逻辑协议规范(IEEEStd.896.1-1991 )中被定义的。20 SJ/Z 11356 2006 A.2 交付1交付项OPB Bus PLB bus APB Bus ASB bus Plbus Plbus2 Mbus PalmBus FISPbus Spcl-bus 订历史档约定介号定义总线操作+ 己置空间|不需要|不需要不需要Ir储器l芯核隔离不要|不需要试方法试方法_w. PI2 语表=最新i中|主设备,从|l一设备,川主设备,肌|丘口句三口与三口与由主设总线监从设T具,监视器个接口I.J状态

19、、合性目前正中,使用|勺议检查11 发11 个主设个主、工具包中|平台instimer lEinstimer A同步队SIC规范南南工具正巳|22 SJ/Z 11356 2006 A.2 (主要)性OPB Bus PLB bus APB Bus ASB bus Plbus Plbus2 Mbus PalmBus FISPbus Spcl-bus 共,巳A二、|从总线言l肌总线信|从总线言|从总线拉|从总线信号导出可导出号导出隐式,暂.手线主、,锁定,锁定,单周期优先级手手t 请求田阻Qt 允许田GRNTt 先占用口以被中断工事务持总线口以增11QI口以增|言号有限制线线类型.裂事务了,但元全定

20、t |主设备建设备|主事务队发读理r-1 |性|作立二重f-z.二二发传输2/4/8/16 2/4/8/16 序等的解锁*用户中解锁*L *是在IEEEStandard for Futurebus+-逻辑协议规范(IEEEStd.896.1-1991 )中被定义的。24 SJ/Z 11356 2006 A.2 (续)性OPBBus PLB bus APB Bus ASB bus PIbus Plbus2 Mbus PalmBus FISPbus Spcl-bus 读*写*-修改,写的速缓存速缓存速缓存|复制回新制回与回c a hu e -n m f飞*喇mb切也vd阮叩的cv *) 储器行*

21、, 8和1行读置空间|配置空间|不适用通过地|是通过映射提|址映射的飞的适用储器置空间|配置空间|不适用通过映射的需要,有一个过射通映的器写无效*存|监听性适用储器过能用能用读并后|定读并后写果高存处写果高存处储器映|存储器空间内|射空间内果高存处果高存处储器映|存储器空间内|射空间内, 4 , 8 , , 4 , 8 , 监昕监昕储器储器空过射空过射置通映的一置通映的事务层K 过直通非写通。在用户指中描述由用户由用户确务处处理。户指中描述*是在EEStandard for Futurebus+-逻辑协议规范(EEStd.896.1-1991)中被定义的。*是在PCI局部总线规范2.0修订版中

22、被定义的。, 8和1行读昕26 16个4字16个4或8字SJ/Z 11356 2006 A.2 (续)性IOPB Bus I PLB bus I APB Bus I ASB bus I PIbus I PIbus2 I Mbus 特殊需要u ku-nr gu-则一入阳一输里过特殊要配要钟方案同步,同步,仅同步,仅边|升边性OPB PLB APB ASB Plbus Plbus2 Mbus PalmBus FISPbus Spcl-bus 构16 1+ 走二目标设备数16 1+ 能100% 100% 100% 00% 00% 100% 100% 100% 100% -多主设备数16 1+ 多目标

23、设备数16 是1+ 设备平均门数确定600 12 600 目标设备平均门数100-400 1100-400 设备平均等待时间确定l+x l+x l+x p 目标设备平均等待亏确定|不适用适用间怦均带宽带宽性试方法l明态总线宽度调整-口变口变、备、备宽度.主设备口变同步节复制|否据总线实现序准则F 是MA外设传输|杏|走否i再后的主设备中止后的主设备中止字地址L 28 SJ/Z 11356 2006 A. 3 (t.支)性IOPBBuslPLB buslAPB BuslASB busl PIbus I PIbus2 I Mbus IPalmBuslFISPbuslSpcl-bus 目标设备平均等

24、待时|依赖于主|依赖于赖于设|依赖于赖于应|依赖于目|由目标、间|设备和目|设备和目、II、一设备|备确定设备的|标设备设计|设计均带宽|依赖于主|依赖于主|依赖于应|依赖于应|依赖于应|依赖于应|依赖于应|依赖于应|依赖于值带宽试方法、n备和目|设备和目一设备的|标设备的设计|设计个周期|每个周输1个|传输2据|数据态总线宽度调整|允许把、同备宽度.从设备/目时备、n备宽度.主设备数据输分几个叮备宽的数据了传输位,1固定的3, 32 有主设|固定的3必须宽从、的宽接、n备和目设备设计字节/周问节呵每个周个周期|数据总输1个|宽度*据总线IFISPbus11个字/B、度*时1V1.01的|钟周

25、期已有己有输1立于总阳虫立于总-1印川18,12,8, 16 , 3 24-64 4位位1|也1|川,叫,16 , 3 24-64 64位位大值2个周传输1数据。SPbus 2.0的值是周期1传输。*是在IEEEStandard for Futurebus+-逻辑协议规范(IEEEStd.896.1-1991 )中被定义的。30 在SJ/Z 11356 2006 其它属性有序传输目标设备忙信号主设备等待时间定时i器无三态一一一一仅时钟上升沿有效情电32 OPB Bus PLB bus APB Bus ASB bus PIbus PIbus2 Mbus PalmBus FISPbus Spcl-

26、bus 主罢求只有当前的传输完成后才能开始下一个传输指出目标设备正忙于执行传输限制主设备在猝发l传输中使用总线的时间SJ/Z 11356 2006 B. 1 (续)等待时间定时latency timer 是种机制,它保证个总线主设备因其访问等待时间过长而占用其他主设备的时间不会超出某个规定的限度。层layer是种关于总线上的信息传输过程的垂直划分的方法。古有四个相关的层次:应用层、事务处理层、总线传输层和物理层。活锁livelock 指这样的种操作状态,它涉及到两个或更多的操作,并只有在另个操作元成之后自己才能元成。局部总线local bus 指种把处理器与局速的外围功能部件(如存储器控制器、

27、片外总线等)连接起来的总线(也见系统总线)。主设备master 个可以启动总线事务处理的主体。主设备中止master abort 种允许主设备在没有目标方响应时终止其务处理的机制。主设据时间在给出ready信号之前的时钟个数。master data latency 主板motherboard 包含了计4本功能部件(如CPU、存储器、1/0和扩展连接器等的电路板。NMI 不可屏蔽中断。 个事务处理序列,例如:锁定。operat1on 外设总线peripheral bus 这是种慢速、简单的总线,用于串行和低速的设备。它通是通过个总线桥而被连接到系统总线或局部总线上去的。阶段phase 指单个信息

28、单兀被传递时所占用的个或几个时钟周期,官有以下两个阶段:地址阶段(在单地址传输时,个单地址周期需要个时钟周期,阳个双地址周期需要两个时钟周期)数据阶段(个传输状态,加上零个或几个等待状态) 正译码positivedecoding 种地址译码的方法,其中设备仅对己分配的地址也围内的访问作出响应(也见负译码)。器总线processor bus 将处理器内的各个部件连接在起的总线。这包括整数部件、局速缓存、MMU,以及协处理器接口等。处理器总线是公司专有的,并与处理器的体系结构紧密结主口POST 加电自试。在系统加电时所执行的系列诊断程序。销retract种由事务处理的启动方实施的中止形式。重试re

29、try 个事务处理先被停止,随后再被启动。窃听snarf 与监听类似,所i个模块在对个事务处理进行窃听时,是指这个模块把所有在总线上传输的数据都记录为个副本,即使这个模块并不需要这些数据时也这样做。期spacialcyde 种消息广的机制,用于在各主体之间传递处理器状态和逻辑边带信息(作为选项)。务处理split transaction 指这样种事务处理,也在处理停止时没有被元成,般要等到另-个务处理元成后,再重新被立并得以元成。陈旧stale data 指基于速缓存的系统中的某i比数据,这比数据不再有用,因而必须被清除。34 c 国凶回国Nd中华人民共和国2006 SJ/Z 11356 * 中国电子技术标准化研究所中国电子技术标准化研究所发行电话:(010) 84029065 传真:(010) 64007812 地址:北京市安定门东大街1号邮编:100007 网址:* 1 字数:85千字L 2006年12月第一版2006年12月第一次印刷印数:200册定价:50元飞01064007804

展开阅读全文
相关资源
猜你喜欢
相关搜索

当前位置:首页 > 标准规范 > 行业标准 > SJ电子行业

copyright@ 2008-2019 麦多课文库(www.mydoc123.com)网站版权所有
备案/许可证编号:苏ICP备17064731号-1