1、存储系统的层次结构模拟试卷 2 及答案与解析一、单项选择题下列各题的备选答案中，只有一个是符合题意的。1 某计算机字长为 16 位，存储器容量为 256KB， CPU 按字寻址，其寻址范围是（ ）。（A）0-2 19-1（B） 0-2220-1（C） 0-218-1（D）0-2 17-12 4 个 16K8 位的存储芯片，可设计为（ ）容量的存储器。（A）32K16 位（B） 16Kl6 位（C） 32K8 位（D）8K16 位3 16 片 2K4 位的存储器可以设计为（ ）存储容量的 16 位存储器。（A）16K（B） 32K（C） 8K（D）2K4 设 CPU 地址总线有 24 根，数据总
2、线有 32 根，用 512K8 位的 RAM 芯片构成该机的主存储器，则该机主存最多需要（ ）片这样的存储芯片。（A）256（B） 512（C） 64（D）1285 地址总线 A0(高位) A 15(低位) ，用 4K4 位的存储芯片组成 16KB 存储器，则产生片选信号的译码器的输入地址线应该是（ ）。（A）A 2A3（B） A0A1（C） A12A13（D）A 14A156 若内存地址区间为 4000H43FFH，每个存储单元可存储 16 位二进制数，该内存区域用 4 片存储器芯片构成，则构成该内存所用的存储器芯片的容量是（ ）。（A）51216bit（B） 2568bit（C） 2561
3、6bit（D）10248bit7 内存按字节编址，地址从 90000H 到 CFFFFH，若用存储容量为 16K8 位芯片构成该内存，至少需要的芯片数是（ ）。（A）2（B） 4（C） 8（D）168 如图所示，若低位地址(A0A11)接在内存芯片地址引脚上，高位地址(A12 A19)进行片选译码(其中，A14 和 A16 没有参加译码 )，且片选信号低电平有效，则对图所示的译码电路，不属于此译码空间的地址是（ ）。（A）AB000HABFFFH（B） BB000HBBFFFH（C） EF000HEFFFFH（D）FE000HFEFFFH9 双端口 RAM 在（ ）情况下会发生读写冲突。（A）
4、左端口和右端口的地址码不同（B）左端口和右端口的地址码相同（C）左端口和右端口的数据码不同（D）左端口和右端口的数据码相同10 交叉存储器实际上是一种（ ）的存储器，它能（ ）执行多个独立的读写操作。（A）模块式、并行（B）整体式、并行（C）模块式、串行（D）整体式、并行11 已知单个存储体的存储周期为 110ns，总线传输周期为 10ns，则当采用低位交叉编址的多模块存储器时，存储体数应（ ）。（A）小于 11（B）等于 11（C）大于 11（D）大于等于 1112 一个四体并行低位交叉存储器，每个模块的容量是 64K32 位，存取周期为200ns，在下述说法中（ ）是正确的。（A）在 20
5、0ns 内，存储器能向 CPU 提供 256 位二进制信息（B）在 200ns 内，存储器能向 CPU 提供 128 位二进制信息（C）在 50ns 内，每个模块能向 CPU 提供 32 位二进制信息（D）以上都不对13 某机器采用四体低位交叉存储器，现分别执行下述操作：读取 6 个连续地址单元中存放的存储字，重复 80 次；读取 8 个连续地址单元中存放的存储字，重复 60 次。则、 所花费的时间之比为（ ）。（A）1：1（B） 2：1（C） 4：3（D）3：414 在高速缓存系统中，主存容量为 12MB，Cache 容量为 400KB，则该存储系统的容量为（ ）（A）12MB+400KB（
6、B） 12MB（C） 12MB12MB+400KB（D）12MB-400KB15 假设某计算机的存储系统由 Cache 和主存组成，某程序执行过程中访存 1000 次，其中访问 Cache 缺失( 未命中)50 次，则 Cache 的命中率是（ ）。（A）5（B） 9.5（C） 50（D）9516 某计算机的 Cache 共有 16 块，采用二路组相联映射方式(即每组 2 块)。每个主存块大小为 32B，按字节编址，主存 129 号单元所在主存块应装入到的 Cache 组号是（ ）。（A）0（B） 2（C） 4（D）617 在写操作时，对 Cache 与主存单元同时修改的方法称做（ ），若每次
7、只暂时写入 Cache，直到替换时才写入主存的方法称做（ ）。（A）写直达法（B）写回法（C）写一次法（D）都不对18 关于 Cache 的更新策略，下列说法正确的是（ ）。（A）读操作时，写直达法和写回法在命中时应用（B）写操作时，写回法和按写分配法在命中时应用（C）读操作时，写直达法和按写分配法在失效时应用（D）写操作时，按写分配法、不按写分配法在失效时应用19 某虚拟存储器系统采用页式内存管理，使用 LRu 页面替换算法，考虑下面的页面访问地址流(每次访问在一个时间单位中完成)：18178282183821317137 假定内存容量为 4 个页面，开始时是空的，则页面失效次数是（ ）。（
8、A）30（B） 5（C） 1.5（D）1520 某 32 位计算机的 Cache 容量为 16KB，Cache 行的大小为 16B，若主存与Cache 地址映像采用直接映像方式，则主存地址为 01234E8F8 的单元装入 Cache的地址是（ ）。（A）00010001001101（B） 01000100011010（C） 10100011111000（D）1101001110100021 在 Cache 中，常用的替换策略有：随机法(RAND) 、先进先出法(FIFO) 、近期最少使用法(LRU) ，其中与局部性原理有关的是（ ）。（A）随机法(RAND)（B）先进先出法(FIFO)（C）
9、近期最少使用法(LRU)（D）都不是22 某存储系统中，主存容量是 Cache 容量的 4096 倍，Cache 被分为 64 个块，当主存地址和 Cache 地址采用直接映像方式时，地址映射表的大小应为（ ）。(假设不考虑一致维护和替换算法位)（A）64097bit（B） 6412bit（C） 64096bit（D）6413bit23 有一主存-Cache 层次的存储器，其主存容量为 lMB，Cache 容量为 16KB，每字块有 8 个字，每字 32 位，采用直接地址映像方式，若主存地址为 35301H，且CPU 访问 Cache 命中，则在 Cache 的第（ ）(十进制表示 )字块中(
10、Cache 起始字块为第 0 字块)。（A）152（B） 153（C） 154（D）15124 若由高速缓存、主存、硬盘构成的三级存储体系，则 CPU 访问该存储系统时发送的地址为（ ）。（A）高速缓存地址（B）虚拟地址（C）主存物理地址（D）磁盘地址25 为使虚拟存储系统有效地发挥其预期的作用，所运行的程序应具有的特性是（ ）。（A）不应含有过多的 IO 操作（B）大小不应小于实际的内存容量（C）应具有较好的局部性（D）顺序执行的指令不应过多26 虚拟存储管理系统的基础是程序访问的局部性原理，此理论的基本含义是（ ）。（A）在程序的执行过程中，程序对主存的访问是不均匀的（B）空间局部性（C）
11、时间局部性（D）代码的顺序执行27 虚拟存储器管理方式常用的有段式、页式、段页式，它们在与主存交换信息时的单位以下表述正确的是（ ）。（A）段式采用“ 页”（B）页式采用“块”（C）段页式采用“段” 和“页”（D）页式和段页式均仅采用“页”28 下列命令组合情况中，一次访存过程中，不可能发生的是（ ）。（A）TLB 未命中，Cache 未命中，Page 未命中（B） TLB 未命中，Cache 命中，Page 命中（C） TLB 命中，Cache 未命中，Page 命中（D）TLB 命中，Cache 命中，Page 未命中29 下列关于虚存的叙述中，正确的是（ ）。（A）对应用程序员透明，对系
12、统程序员不透明（B）对应用程序员不透明，对系统程序员透明（C）对应用程序员、系统程序员都不透明（D）对应用程序员、系统程序员都透明30 在虚拟存储器中，当程序正在执行时，由（ ）完成地址映射。（A）程序员（B）编译器（C）装入程序（D）操作系统31 采用虚拟存储器的主要目的是（ ）。（A）提高主存储器的存取速度（B）扩大主存储器的存储空间（C）提高外存储器的存取速度（D）扩大外存储器的存储空间32 关于虚拟存储器，下列说法正确的是（ ）。I.虚拟存储器利用了局部性原理II.页式虚拟存储器的页面如果很小，主存中存放的页面数较多，导致缺页频率较低，换页次数减少，最终可以提升操作速度I.页式虚拟存储
13、器的页面如果很大，主存中存放页面数较少，导致页面调度频率较高，换页次数增加，降低操作速度.段式虚拟存储器中，段具有逻辑独立性，易于实现程序的编译、管理和保护，也便于多道程序共享（A）I、III 、（B） I、II、 III（C） I、II、 （D）II、III、33 虚拟存储器中的页表有快表和慢表之分，下面关于页表的叙述中正确的是（ ）。（A）快表与慢表都存储在主存中，但快表比慢表容量小（B）快表采用了优化的搜索算法，因此查找速度快（C）快表比慢表的命中率高，因此快表可以得到更多的搜索结果（D）快表采用快速存储器件组成，按照查找内容访问，因此比慢表查找速度快二、综合题34 设主存储器容量为 6
14、4Kx32 位，并且指令字长、存储字长、机器字长三者相等。写出图 1-1 中各寄存器的位数，并指出哪些寄存器之间有信息通路。35 试比较 SRAM、DRAM、FlashMemory 的性能特点。若某应用设计需要一种既可高速改写，又能在掉电时保存数据的存储器，可采用哪类芯片或哪种技术?36 一个 128128 结构的动态 RAM 芯片，每隔 2ms 要刷新一次，且刷新是按顺序对所有 128 行的存储元进行内部读操作和写操作实现的。设存取周期为 05s，求刷新开销。存储系统的层次结构模拟试卷 2 答案与解析一、单项选择题下列各题的备选答案中，只有一个是符合题意的。1 【正确答案】 D【试题解析】
15、256KB=2 18B，按字寻址，可寻址的单元数=2 18B2B=2 17，其寻址范围是 02 17-1。【知识模块】 存储系统的层次结构2 【正确答案】 A【试题解析】 4 个 16KX8 位的存储芯片构成的存储器容量=416K8 位=512K 位或 64KB，只有选项 A 的容量为 64KB。需要注意：若有某项为 128K4 位，此选项是不能选的。【知识模块】 存储系统的层次结构3 【正确答案】 C【试题解析】 设存储容量为 M，则(M16 位)/(2K4 位)=16，所以 M=8K。【知识模块】 存储系统的层次结构4 【正确答案】 D【试题解析】 主存的总容量=2 2432 位，所需存储
16、芯片数=(2 2432 位)(512K8 位)=128。【知识模块】 存储系统的层次结构5 【正确答案】 A【试题解析】 由于 A15 为地址线的低位，接入各芯片地址端的是地址线的低 12 位，即 A4A 15，共有 8 个芯片(分为 4 组)组成 16KB 的存储器，由高 2 位地址线 A2A3作为译码器的输入。【知识模块】 存储系统的层次结构6 【正确答案】 C【知识模块】 存储系统的层次结构7 【正确答案】 D【试题解析】 CFFFF-90000+1=40000H，即 256K。若用存储容量为 16K8bit 的芯片，则需要芯片数=(256K8)(16K8)=16 片。【知识模块】 存储
17、系统的层次结构8 【正确答案】 D【试题解析】 这是一个部分译码的片选信号，高 8 位地址中有 2 位(A14 和 A16)没有参与译码，根据译码器电路，译码输出的逻辑表达式应为 CS=A19(A18+A17)A15A13A12 故而不属于此译码空间的就是这几位不合该逻辑表达式的，A 选项为AB，即 10101011，去掉 14 位和 16 位为 101111； B 选项为 101111；C 选项为111111；D 选项为 111110，于是选 D。【知识模块】 存储系统的层次结构9 【正确答案】 B【试题解析】 当左右端口同时访问某个地址时会发生冲突，这时要暂停一个端口访存。【知识模块】 存
18、储系统的层次结构10 【正确答案】 C【知识模块】 存储系统的层次结构11 【正确答案】 D【知识模块】 存储系统的层次结构12 【正确答案】 B【试题解析】 低位交叉存储器采用流水线技术，每 200ns 可向 CPU 提供 128 位二进制信息，但由于每个模块必须间隔一个存取周期方能继续提供信息，故 50ns内，任意模块无法向 CPU 提供 32 位二进制信息。【知识模块】 存储系统的层次结构13 【正确答案】 C【知识模块】 存储系统的层次结构14 【正确答案】 B【试题解析】 A 为干扰项。各层次的存储系统不是孤立工作的，三级结构的存储系统是围绕主存储器来组织、管理和调度的存储器系统，它
19、们既是一个整体，又要遵循系统运行的原理，其中包括包含性原则。由于 Cache 中存放的是主存中某一部分信息的副本，所以不能认为总容量为两个层次容量的简单相加。【知识模块】 存储系统的层次结构15 【正确答案】 D【试题解析】 命中率=Cache 命中的次数所有访问次数，有了这个公式这道题就很容易计算出答案。要注意的一点是仔细审题，题中说的是缺失 50 次，而不是命中 50 次。仔细审题是做对题的第一步。【知识模块】 存储系统的层次结构16 【正确答案】 C【试题解析】 由于 Cache 共有 16 块，采用二路组相联映射，因此共有 8 组，0，1，2，7。并且主存的某一字块按模 8 映射到 C
20、ache 某组的任一字块中，即主存的第 0、8、16字块可以映射到 Cache 第 0 组的两个字块的任一字块中，而 129 号单元位于第 4 块主存块中，因此将映射到 Cache 第 4 组的两个字块的任一字块中。【知识模块】 存储系统的层次结构17 【正确答案】 A【知识模块】 存储系统的层次结构18 【正确答案】 D【试题解析】 在写主存的同时把该块调入 Cache 的方法称为写分配法，其通常和写回法配合使用。而写主存时不将该块调入 Cache 则称为不按写分配，其通常与写直达法配合使用。这两种方法都是在不命中 Cache 的情况下使用的，而写回法和写直达法是在命中 Cache 的情况下
21、使用的。【知识模块】 存储系统的层次结构19 【正确答案】 A【知识模块】 存储系统的层次结构20 【正确答案】 C【试题解析】 因为 Cache 容量为 16KB，所以 Cache 地址长 14 位。主存与Cache 地址映像采用直接映像方式，将 32 位的主存地址 01234E8F8 写成二进制，去低 14 位就是 Cache 地址。【知识模块】 存储系统的层次结构21 【正确答案】 C【试题解析】 LRU 算法根据程序访问局部性原理选择近期使用的最少的存储块作为替换的块。【知识模块】 存储系统的层次结构22 【正确答案】 D【试题解析】 地址映射表也就是标记阵列，由于 Cache 被分为
22、 64 个块，那么Cache 有 64 行，采用直接映射，一行相当于一组。故而该标记阵列每行存储 1 个标记项，其中主存标记项为 12bit(212=4096，是 Cache 容量的 4096 倍，那么就是地址长度比 Cache 长 12 位)，加上 l 位有效位，故而为 6413bit。【知识模块】 存储系统的层次结构23 【正确答案】 A【试题解析】 主存地址即为 00110101001100000001，其中字块内地址为低 5 位(每字块含 32B，2 5=32，故为 5 位)，主存字块标记为高 6 位(1MB16KB=64，2 6=64，故为 6 位)，其余 010011000 即为
23、Cache 字块地址，即十进制数 152。【知识模块】 存储系统的层次结构24 【正确答案】 C【试题解析】 当 CPU 访存时，先要到 Cache 中查看该主存地址是否在 Cache 中，所以发送的是主存地址。只有在虚拟存储器中，CPU 发出的才是虚拟地址，这里并没有指出是虚拟存储系统。磁盘地址是外存地址，外存中的程序是由操作系统调入到主存中，再在主存中执行的，CPU 不可能直接访问磁盘。【知识模块】 存储系统的层次结构25 【正确答案】 C【试题解析】 虚拟存储系统利用的是局部性原理，故而程序应当具有较好的局部性，而含有输入、输出操作是产生中断，与虚存无关；大小较小但可以多个程序并发执行，
24、也可以发挥虚存的作用；顺序执行的指令应当占较大比重为宜，这样可增强程序的局部性。【知识模块】 存储系统的层次结构26 【正确答案】 A【试题解析】 局部性原理的含义就是一个程序执行过程中，其大部分情况下是顺序执行的，某条指令或数据使用后，在最近一段时间内较大可能再次被访问(时间局部性)；某条指令或数据使用后，其临近的指令或数据可能在近期被使用(空间局部性)。在虚拟存储管理系统中，程序只能访问主存获得指令和数据，所以 A 是正确的，B 、C、D 均是局部性原理的一个方面而已。【知识模块】 存储系统的层次结构27 【正确答案】 D【试题解析】 页式虚拟存储方式对程序分页，采用页进行交互；段页式则是
25、先按照逻辑分段，然后分页，以页的单位和主存交互。【知识模块】 存储系统的层次结构28 【正确答案】 D【试题解析】 TLB 即为快表，快表只是慢表(Page)的小小副本，因此 TLB 命中，必然 Page 也命中；而当 Page 命中，TLB 则未必命中，故 D 选项不可能发生。而Cache 的命中与否与 TLB、Page 的命中与否并无必然联系。【知识模块】 存储系统的层次结构29 【正确答案】 A【试题解析】 虚存需要通过对操作系统实现地址映射，因此对于操作系统的设计者系统程序员是不透明的。而应用程序员写的程序其地址是逻辑地址(虚地址)，故而对其是透明的。【知识模块】 存储系统的层次结构3
26、0 【正确答案】 D【试题解析】 虚拟存储器中，地址映射由操作系统来完成。【知识模块】 存储系统的层次结构31 【正确答案】 B【知识模块】 存储系统的层次结构32 【正确答案】 A【试题解析】 页式虚拟存储器中，页面如果很小，虚拟存储器中包含的页面个数就会过多，使得页表的体积过大，导致页表本身占据的存储空间过大，这将会使操作速度变慢，故 II 错误。【知识模块】 存储系统的层次结构33 【正确答案】 D【试题解析】 将当前最常用的页表信息存放在一个小容量的高速存储器中称为快表。与快表相对应存放在主存中的页表称为慢表。快表仅是慢表的一个小量副本。快表采用组相连存储器，查表速度快。【知识模块】
27、存储系统的层次结构二、综合题34 【正确答案】 由主存容量为 64K32 位，得 216=64K，故 MAR 为 16 位，P c 为16 位，MDR 为 32 位。因指令字长=存储字长：机器字长，则 IR、ACC、MQ、X均为 32 位。寄存器之间的信息通路有：PCMARAd(IR)MARMDRIR 取数：MDRACC，存数：ACCMDRMDRX【知识模块】 存储系统的层次结构35 【正确答案】 SRAM(静态随机存储器)：可读可写，在不掉电的情况下，存储的数据不会丢失。2)DRAM(动态随机存储器)：可读可写，在不掉电的情况下，存储的数据也会丢失，因此需要刷新。3)FlashMemory(
28、闪速存储器)：可读可写，在掉电的情况下，存储的数据也不会丢失，兼有 RAM 和 ROM 的性能特点。若需要一种既可高速改写，又能在掉电时保存数据的存储器，可采用 FlashMemory(闪速存储器)。【知识模块】 存储系统的层次结构36 【正确答案】 DRAM 的刷新只与行地址有关，对于 1282128 的动态RAM，2ms 内要对 128 行各刷新一次。由于刷新的过程是对每行的存储元先读后写，故每行的刷新时间为 05s2=1s 在 2ms 内进行 128 次刷新，需时1s128=128s。故刷新的开销为 128s2ms100=64注意,本题中，由于刷新是按顺序对所有 128 行的存储元进行内部读操作和写操作实现的，故刷新时间是存储周期的 2 倍；若题目中未交代具体刷新操作，则通常暗示刷新时间等于存取周期。【知识模块】 存储系统的层次结构
