1、计算机专业基础综合（中央处理器）模拟试卷 4 及答案与解析一、单项选择题1-40 小题，每小题 2 分，共 80 分。下列每题给出的四个选项中，只有一个选项是最符合题目要求的。1 通常所说的 32 位微处理器是指( )。（A）地址总线的宽度为 32 位（B）处理的数据长度只能为 32 位（C） CPU 字长为 32 位（D）通用寄存器数目为 32 个2 在微程序控制方式中，机器指令、微程序和微指令的关系是( )。（A）每一条机器指令由一条微指令来解释执行（B）每一条机器指令由一段(或一个)微程序来解释执行（C）一段机器指令组成的工作程序可由一条微指令来解释执行（D）一条微指令由若干条机器指令组
2、成3 一个单周期处理器，各主要功能单元的操作时间为：指令存储器和数据存储器为03 ns，ALU 为 02 ns，寄存器文件为 01 ns，则该 CPU 的时钟周期最少应该是( )。（A）04 ns（B） 03 ns（C） 02 ns（D）1 ns4 微程序存放在( ) 。（A）主存中（B）堆栈中（C）只读存储器中（D）磁盘中5 下列关于并行微程序控制器的说法中，正确的是( )。（A）现行微指令的执行与取下一条微指令的操作并行（B）现行微指令的执行与取下一条微指令的操作串行（C）两条或更多微指令的执行在时间上并行（D）两条或更多微指令的取微指令操作在时间上并行6 下列说法中正确的是( )。（A）
3、取指周期一定等于机器周期（B）指令字长等于机器字长的前提下，取指周期等于机器周期（C）指令字长等于存储字长的前提下，取指周期等于机器周期（D）取指周期与机器周期没有必然联系7 在微程序控制方式中，以下说法中正确的是( )。I采用微程序控制器的处理器称为微处理器每一条机器指令由一个微程序来解释执行在微指令的编码中，执行效率最低的是直接编码方式水平型微指令能充分利用数据通路的并行结构（A）I 和（B） 和（C） I 和（D）、和8 下列几项中，流水线相关包括( )。I结构相关 数据相关 指令相关 控制相关（A）I，（B） I，（C） I，（D）I，9 一个四级流水线的处理器，连续向此流水线输入 1
4、5 条指令，则在第 15 个时钟周期结束时，共执行完的指令条数为( )。（A）10（B） 11（C） 12（D）1510 在一个微指令周期中，( )。（A）只能执行一个微操作（B）能顺序执行多个微操作（C）只能执行多个互斥微操作（D）能并行执行多个微操作11 已知一台时钟频率为 2 GHz 的计算机的 CPI 为 12。某程序 P 在该计算机上的指令条数为 4109。若在该计算机上，程序 P 从开始启动到执行结束所经历的时间是 4 s，则运行 P 所用 CPU 时间占整个 CPU 时间的百分比大约是 ( )。（A）40（B） 60（C） 80（D）10012 指令流水线中，不同的指令在指令流水
5、的不同功能段中可以( )。（A）顺序（B）选择（C）循环（D）并行13 下列说法中，正确的是( )。（A）水平型微指令的执行速度要慢于垂直型微指令（B）水平型微指令的长度要短于垂直型微指令（C）水平型微指令的编码空间利用率高（D）垂直型微指令中包含微操作码字段14 下列特征中，不属于有利于实现指令流水线的是( )。（A）指令字等长（B） LoadStore 指令风格（C）寻址方式灵活多样（D）指令格式规整统一15 下列关于动态流水线和超标量处理器的说法中，错误的是( )。（A）超标量处理器中一定有多个不同的指令执行单元（B）动态流水线执行指令的顺序不一定是输入指令的顺序（C）超标量处理器不一定
6、都采用动态流水线（D）超标量技术是指采用更多流水段个数的流水线技术16 指令流水中不同功能段的执行时间最好( )。（A）相等（B）不等（C）为零（D）与指令周期一致17 下列说法中正确的是( )。（A）指令流水线可以缩短一条指令的执行时间（B）实现指令流水线并不需要增加额外的硬件（C）指令流水线可以提高指令执行的吞吐率（D）理想情况下，每个时钟内都有一条指令在指令流水线中完成18 以下有关流水线相关的叙述中，正确的是( )。（A）所有数据相关都能通过转发得到解决（B）可以通过调整指令顺序和插入 nop 指令消除所有的数据相关（C）五段流水线中 Load-Use 数据相关不会引起一个时钟周期的阻
7、塞（D）一条分支指令与紧随其后的一条 ALU 运算指令肯定会发生数据相关二、综合应用题41-47 小题，共 70 分。19 下图是一个简化的 CPU 与主存连接结构示意图(图中省略了所有多路选择器)。其中有一个累加寄存器 AC、一个状态寄存器和其他四个寄存器 (主存地址寄存器MAR、主存数据寄存器 MDR、程序计数器 PC 和指令寄存器 IR)，各部件及其之间的连线表示数据通路，箭头表示信息传送方向。 要求： (1)写出图中 a、b、c、d 四个寄存器的名称。 (2)简述图中指令从主存取到控制器的过程。 (3)说明数据从主存取出、运算、写回主存所经过的数据通路(假定数据地址已在MAR 中)。2
8、0 某指令流水线分为五级，分别完成取址(IF)、译码并取数(ID) 、执行(EX) 、访存(MEM)、写结果(WR)。设完成各阶段操作的时间依次为：90 ns ，60 ns，70 ns，100 ns ，50 ns 。试问：流水线的时钟周期应取何值?若第一条和第二条指令发生数据相关，第二条指令需推迟多少时间才能不发生错误?若相邻两条指令发生数据相关，而不推迟第二条指令的执行可采取什么措施?21 如果在一个 CPU 周期中要产生 3 个脉冲 T1=200 ns，T 2=400 ns，T 3=200 ns，试画出时序产生器逻辑图。22 今有 4 级流水线分别完成取值、指令译码并取数、运算、送结果四步
9、操作，现假设完成各步操作的时间依次为 100 ns，100 ns，80 ns，50 ns 。请回答下列问题：(1)流水线的操作周期应设计为多少?(2)若相邻两条指令发生数据相关，而且在硬件上不采取措施，那么第二条指令要推迟多少时间进行?(3)如果在硬件设计上加以改进，至少需推迟多少时间?23 现有一个三段的指令流水线，各段经过时间依次为t，2t，t 。请画出该流水线连续处理三条不相关指令的时空图，并计算流水线的吞吐率、加速比和效率。24 比较硬布线控制和微程序控制的异同。计算机专业基础综合（中央处理器）模拟试卷 4 答案与解析一、单项选择题1-40 小题，每小题 2 分，共 80 分。下列每题
10、给出的四个选项中，只有一个选项是最符合题目要求的。1 【正确答案】 C【试题解析】 通常所说的 32 位微处理器是指 CPU 字长为 32 位。将运算器和控制器合称为中央处理器(CPU) ，在由超大规模集成电路构成的微型计算机中，往往将 CPU 制成一块芯片，称为微处理器。CPU 按照其处理信息的字长可以分为 8位 CPU、16 位 CPU、32 位 CPU、64 位 CPU 等。选项 A、B、D 均与微处理器的位数无关。【知识模块】 中央处理器2 【正确答案】 B【试题解析】 机器指令是由一段(或一个)微程序来解释执行的，一条微程序是由若干微指令构成的。【知识模块】 中央处理器3 【正确答案
11、】 D【试题解析】 单周期处理器时钟周期取为“Load”指令的执行时间(最长)，它等于读指令存储器(取指) 的时间、读寄存器堆(取形式地址)的时间、ALU(计算有效地址)的时间、读数据存储器(取操作数)的时间以及写寄存器堆(将操作数写入目的寄存器)的时间之和，为 1 ns。【知识模块】 中央处理器4 【正确答案】 C【试题解析】 微程序存放在控制存储器中，是只读存储器。【知识模块】 中央处理器5 【正确答案】 A【试题解析】 并行微程序控制器中，在执行现行微指令的同时，取下一条微指令，选项 A 的描述正确。【知识模块】 中央处理器6 【正确答案】 C【试题解析】 指令字长一般取存储字长的整数倍
12、，当指令字长等于存储字长时，取指周期可看作机器周期。【知识模块】 中央处理器7 【正确答案】 B【试题解析】 微处理器是相对于大型机的处理器而言的，与微程序控制器没有必然联系，I 错误。微程序的设计思想就是将每一条机器指令编写成一个微程序，每一个微程序包含若干条微指令，每一条微指令对应一个或几个微操作命令，正确。直接编码方式中每一位代表一个微命令，不需要译码，因此执行效率最高，错误。一条水平型微指令能定义并执行几种并行的基本操作，因此能更充分利用数据通路的并行结构，正确。【知识模块】 中央处理器8 【正确答案】 C【试题解析】 流水线相关包括：结构相关、数据相关和控制相关。其中，结构相关是由于
13、不同指令欲同时使用一个部件而造成的；数据相关是指后面指令欲使用前面指令的结果时该结果还没有产生：控制相关是指指令执行的顺序发生改变而引起的流水线停顿，各类转移指令、分支指令以及中断或异常的出现都会引起控制相关。【知识模块】 中央处理器9 【正确答案】 C【试题解析】 此题考查流水线的工作原理。共执行完的指令条数为 1+(154)=12。【知识模块】 中央处理器10 【正确答案】 D【知识模块】 中央处理器11 【正确答案】 B【试题解析】 此题考查如何根据时钟频率、指令条数和 CPI 来计算程序执行时间。12410 9 2 GHz=24s，(244)100=60。【知识模块】 中央处理器12
14、【正确答案】 D【试题解析】 在指令流水线中，不同的指令在不同功能段中可以并行。【知识模块】 中央处理器13 【正确答案】 D【试题解析】 此题考查的知识点包括：水平型微指令的执行速度要快于垂直型微指令，水平型微指令的长度要长于垂直型微指令，水平型微指令的编码空间利用率较低，垂直型微指令的格式与普通机器指令的格式相仿。【知识模块】 中央处理器14 【正确答案】 C【试题解析】 有利于实现流水线的指令特征是指令字等长、LoadStore 指令风格(隐含寻址方式简单) 、指令格式规整统一、数据和指令在存储器中“对齐”存放。【知识模块】 中央处理器15 【正确答案】 D【试题解析】 超标量技术是采用
15、更多指令执行部件来构成多条流水线的技术。【知识模块】 中央处理器16 【正确答案】 A【试题解析】 不同功能段的时间相同可以提高流水线的效率。【知识模块】 中央处理器17 【正确答案】 C【试题解析】 指令流水线将延长一条指令的执行时间。一个主要原因就是尽管各个流水段处理指令的时间并不相同，但是只能取最长的时间作为流水线的工作周期；实现指令流水线需要增加额外的硬件，至少在流水段之间增加锁存器。这也是指令流水线将延长一条指令的一执行时间的重要原因：指令流水线可以提高指令执行的吞吐率；指令流水线存在一个建立时间，即第一条指令进入流水线到它流出的时间间隔。即便是理想情况下，在第一条指令流出之前，指令
16、流水线在每个时钟内都没有完成任何一条指令。【知识模块】 中央处理器18 【正确答案】 B【试题解析】 相邻两条 ALU 运算指令之间，相隔一条的两条 ALU 运算指令之间和相隔一条的 Load 指令与 ALU 运算指令之间的数据冒险能通过转发解决。单纯依靠“插入 nop 指令”就能消除所有数据相关，但是这样做效率太低。如果通过调整指令顺序，再加上插入 nop 指令，则能提高流水线的效率。 Load-Use 数据相关是由于 Load 指令的目的寄存器等于后一条指令的源寄存器而导致的。对于五段流水线(取指、译码、执行、访存、写回)，Load 指令在最后一段写入目的寄存器，而后继指令在第三段读寄存器
17、源，所以 Load-Use 数据相关至少要引起一个时钟周期的阻塞。通常，分支指令并不改变任何寄存器的值，所以与紧随其后的 ALU 运算指令根本不会发生数据相关。【知识模块】 中央处理器二、综合应用题41-47 小题，共 70 分。19 【正确答案】 (1)b 单向连接微控制器，由微控制器的作用不难得知 b 是指令寄存器(IR)；a 和 c 直接连接主存，只可能是 MDR 和 MAR，c 到主存是单向连接，a和主存双向连接，根据指令执行的特点，MAR 只单向给主存传送地址，而 MDR既存放从主存中取出的数据又要存放将要写入主存的数据，因此 c 为主存地址寄存器(MAR)，a 为主存数据寄存器 (
18、MDR)。d 具有自动加 1 的功能，且单向连接MAR，不难得出为程序计数器(PC)。因此，a 为 MDR，b 为 IR，c 为 MAR，d 为 PC。(2)先从程序计数器 (PC)中取出指令地址，将指令地址送入主存地址寄存器(MAR)，在相关的控制下从主存中取出指令送至主存数据寄存器(MDR)，然后将 MDR 中的指令送至指令寄存器(IR) ，最后流向微控制器，供微控制器分析并执行指令。因此，取指令的数据通路为：PCMAR，M(MAR)MDRIR 控制器。(3)与(2)的分析类似，根据 MAR 中的地址去主存取数据，将取出的数据送至主存数据寄存器(MDR)，然后将 MDR 中的数据送至 AL
19、u 进行运算，运算的结果送至累加器(AC)，运算结束后将 AC 中的结果送至 MDR，最后将 MDR 中的数据写入主存。因此，从主存取出、运算和写回主存所经过的数据通路为：MARM，M(MAR)MDRALU ，ALUAC，ACMDRM(MAR)。【知识模块】 中央处理器20 【正确答案】 流水线的时钟周期应取其中最长的时间段，即 100 ns。第二条指令需推迟 300 ns(即等待上一条指令完成 EX、MEM、WR 三个周期后才能开始ID，才能不发生错误。若相邻两条指令发生数据相关而不推迟第二条指令的执行，可采取的措施是在访存与执行之间设置相关专用通路。【知识模块】 中央处理器21 【正确答案
20、】 节拍脉冲 T1、T 2、T 3 的宽度实际等于时钟脉冲的周期或是它的倍数，此时 T1=T2=200 ns，T 3=400 ns，所以主脉冲源的频率应为 f=1T 1=5 MHz，为了消除节拍脉冲上的毛刺，环型脉冲发生器采用移位寄存器形式。下图画出了题目要求的逻辑电路图和时序信号关系。根据关系，节拍脉冲 T1、T 2、T 3 的逻辑表达式如下： T 1=C1C2，T 2=C2，T 3=C1 【知识模块】 中央处理器22 【正确答案】 (1)流水线的操作时钟周期 t 按四步操作中最长时间来考虑，所以t=100 ns。 (2)两条指令发生数据相关冲突情况： ADD R 1，R 2，R 3； R
21、2+R3R 1 SUB R4，R 1， R5； R 1R5R 4 两条指令在流水线中执行情况如下表所示。 ADD 指令在时钟 4 时将结果写入寄存器堆(R 1)，但 SUB 指令在时钟 3 时读寄存器堆(R 1)。本来 ADD 指令应先写入 R1，SUB 指令后读 R1，结果变成 SUB 指令先读R1，ADD 指令后写 R1，因而发生两条指令间的数据相关，如果硬件上不采取措施，第 2 条指令 SUB 至少应推迟 2 个操作时钟周期(2100 ns)。 (3)如果硬件上加以改进(采取旁路技术) ，可推迟 1 个操作时钟周期(100 ns)。【知识模块】 中央处理器23 【正确答案】 时空图如图所
22、示。 流水线的吞吐率 TP=38100=375 加速比=(4x3)8=15 效率 E=(43)(83)100 =50【知识模块】 中央处理器24 【正确答案】 (1)硬布线控制与微程序控制器相同之处是根据指令操作码和时序信号，产生各种控制信号，以便正确地建立各种数据通路，完成取指令和执行指令的控制。(2)硬布线控制的优点是，由于控制器的速度取决于电路延迟，所以速度较快。(3)硬布线控制的主要缺点是，由于将控制部件看成专门产生固定时序控制信号的逻辑电路，所以把用最少元件和取得最高速度作为设计目标。一旦设计完成，不可能通过其他的修改添加新功能。(4)微程序控制的主要优点是，与硬布线控制器相比，具有规整性、灵活性、可维护性等一系列优点。(5)微程序控制的主要缺点是，由于微程序控制器采用了存储程序原理，所以每条指令都要从控制存储器中取一次，因此影响了速度。【知识模块】 中央处理器
