ImageVerifierCode 换一换
格式:PDF , 页数:15 ,大小:143.48KB ,
资源ID:804302      下载积分:10000 积分
快捷下载
登录下载
邮箱/手机:
温馨提示:
如需开发票,请勿充值!快捷下载时,用户名和密码都是您填写的邮箱或者手机号,方便查询和重复下载(系统自动生成)。
如填写123,账号就是123,密码也是123。
特别说明:
请自助下载,系统不会自动发送文件的哦; 如果您已付费,想二次下载,请登录后访问:我的下载记录
支付方式: 支付宝扫码支付 微信扫码支付   
注意:如需开发票,请勿充值!
验证码:   换一换

加入VIP,免费下载
 

温馨提示:由于个人手机设置不同,如果发现不能下载,请复制以下地址【http://www.mydoc123.com/d-804302.html】到电脑端继续下载(重复下载不扣费)。

已注册用户请登录:
账号:
密码:
验证码:   换一换
  忘记密码?
三方登录: 微信登录  

下载须知

1: 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。
2: 试题试卷类文档,如果标题没有明确说明有答案则都视为没有答案,请知晓。
3: 文件的所有权益归上传用户所有。
4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
5. 本站仅提供交流平台,并不能对任何下载内容负责。
6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

版权提示 | 免责声明

本文(ITU-T V 27 TER SPANISH-1988 4800 2400 BITS PER SECOND MODEM STANDARDIZED FOR USE IN THE GENERAL SWITCHED TELEPHONE NETWORK《用于公共交换网络的4800 2400 bit s的调制解调器标准》.pdf)为本站会员(周芸)主动上传,麦多课文库仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请立即通知麦多课文库(发送邮件至master@mydoc123.com或直接QQ联系客服),我们立即给予删除!

ITU-T V 27 TER SPANISH-1988 4800 2400 BITS PER SECOND MODEM STANDARDIZED FOR USE IN THE GENERAL SWITCHED TELEPHONE NETWORK《用于公共交换网络的4800 2400 bit s的调制解调器标准》.pdf

1、UNIN INTERNACIONAL DE TELECOMUNICACIONESUIT-T V.27 terSECTOR DE NORMALIZACINDE LAS TELECOMUNICACIONESDE LA UITCOMUNICACIN DE DATOSPOR LA RED TELEFNICAMDEM A 4800/2400 bit/s NORMALIZADOPARA USO EN LA RED TELEFNICAGENERAL CON CONMUTACINRecomendacin UIT-T V.27 ter(Extracto del Libro Azul)NOTAS1 La Reco

2、mendacin UIT-T V.27 ter se public en el fascculo VIII.1 del Libro Azul. Este fichero es un extracto delLibro Azul. Aunque la presentacin y disposicin del texto son ligeramente diferentes de la versin del Libro Azul, elcontenido del fichero es idntico a la citada versin y los derechos de autor siguen

3、 siendo los mismos (Vase acontinuacin).2 Por razones de concisin, el trmino Administracin se utiliza en la presente Recomendacin para designar a unaadministracin de telecomunicaciones y a una empresa de explotacin reconocida. UIT 1988, 1993Reservados todos los derechos. No podr reproducirse o utiliz

4、arse la presente Recomendacin ni parte de la misma decualquier forma ni por cualquier procedimiento, electrnico o mecnico, comprendidas la fotocopia y la grabacin enmicropelcula, sin autorizacin escrita de la UIT.Fascculo VIII.1 - Rec. V.27 ter 1Recomendacin V.27 terFascculo VIII.1 - Rec. V.26Fasccu

5、lo VIII.1 - Rec. V.27 terMDEM A 4800/2400 bit/s NORMALIZADO PARA USOEN LA RED TELEFNICA GENERAL CON CONMUTACIN(Ginebra, 1976; modificada en Ginebra, 1980y Mlaga-Torremolinos, 1984)El CCITT,considerandoa) que existe una demanda para la transmisin de datos a 4800 bit/s por la red telefnica general con

6、conmutacin;b) que la mayora de las conexiones de la red telefnica general con conmutacin de algunos pases puedentransmitir datos a 4800 bit/s;c) que una menor proporcin de conexiones internacionales de la red telefnica general con conmutacinpueden transmitir datos a 4800 bit/s;d) que otras conexione

7、s internacionales de la red telefnica general con conmutacin pueden ser explotadasa 2400 bit/s utilizando la facilidad incorporada de funcionamiento a velocidad reducida,recomienda por unanimidadque se autorice la transmisin a 4800 bit/s por la red telefnica general con conmutacin. No puede garantiz

8、arse,en toda conexin o encaminamiento, una transmisin fiable, por lo que deben efectuarse pruebas entre los puntosterminales ms probables, antes de poner a disposicin un servicio. El CCITT espera que la evolucin en los prximosaos de la tecnologa moderna conducir a mdems de diseo ms avanzado, que per

9、mitan una transmisin fiable en unaproporcin mucho mayor de conexiones. Esta Recomendacin debe considerarse como provisional, con miras a darservicio, cuando esto se requiera urgentemente, entre puntos a los cuales se espera poder prestar un servicio satisfactorio.que las caractersticas del mdem para

10、 la transmisin a 4800 bit/s por la red telefnica general con conmutacinsean provisionalmente las siguientes:1 Principales caractersticasa) Utilizacin de una velocidad binaria de 4800 bit/s con modulacin de fase octovalente y codificacindiferencial, como se describe en la Recomendacin V.27.b) Posibil

11、idad de funcionamiento a la velocidad reducida de 2400 bit/s. La modulacin de fase tetravalente concodificacin diferencial, como se describe en la Recomendacin V.26, solucin A.c) Previsin de un canal de retorno para velocidades de modulacin de hasta 75 baudios; la utilizacin de estecanal ser faculta

12、tiva.d) Inclusin de un igualador de adaptacin automtica.2 Funcionamiento con seales de lnea a 4800 y 2400 bit/s2.1 Frecuencia portadoraLa frecuencia portadora ser de 1800 1 Hz. No se prevn frecuencias piloto separadas. Se utilizarn niveles depotencia conformes con la Recomendacin V.2.2 Fascculo VIII

13、.1 - Rec. V.27 ter2.1.1 Espectro a 4800 bit/sEl espectro de energa ser de la forma coseno alzado con un coeficiente de cada (rolloff factor) del 50%,dividido por igual entre el receptor y el transmisor. La densidad de energa a 1000 y 2600 Hz ser atenuada 3,0 dB 2,0 dB con respecto a la densidad mxim

14、a entre 1000 y 2600 Hz.2.1.2 Espectro a 2400 bit/sEl espectro de energa mnimo ser de la forma coseno alzado con un coeficiente de cada del 50%, dividido porigual entre el receptor y el transmisor. La densidad de energa a 1200 Hz y 2400 Hz ser atenuada 3,0 dB 2,0 dB conrespecto a la densidad mxima en

15、tre 1200 Hz y 2400 Hz.2.2 Distribucin de la potencia entre el canal de ida y el de retornoSe recomienda la distribucin por igual entre el canal de ida y el de retorno (en su caso).2.3 Funcionamiento a 4800 bit/s2.3.1 Velocidad binaria y velocidad de modulacinLa velocidad binaria ser de 4800 bit/s 0,

16、01%, es decir, que la velocidad de modulacin ser de 1600 baudios 0,01%.2.3.2 Codificacin de los bits de datosEl tren de datos que ha de transmitirse se divide en grupos de tres bits consecutivos (tribits). Cada tribit secodifica como un cambio de fase con relacin a la fase del elemento de seal prece

17、dente (vase el cuadro 1/V.27 ter). Enel receptor, los tribits se decodifican y los bits se reagrupan en el orden correcto. El bit de la izquierda del tribit es el queaparece primero en el tren de datos que entra en la parte modulador del mdem despus del aleatorizador.CUADRO 1/V.27 terTribit Cambio d

18、e fase(vase la observacin)00001111001111001001100104590135180225270315Observacin - El cambio de fase es el desplazamiento real de fase enlnea en la regin de transicin que va del centro de un elemento deseal al centro del elemento de seal siguiente.2.4 Funcionamiento a 2400 bit/s2.4.1 Velocidad binar

19、ia y velocidad de modulacinLa velocidad binaria ser de 2400 bit/s 0,01%, es decir, que la velocidad de modulacin ser de 1200 baudios 0,01%.2.4.2 Codificacin de los bits de datosEn el funcionamiento a 2400 bit/s, el tren de datos se divide en grupos de dos bits (dibits). Cada dibit se codificacomo un

20、 cambio de fase con relacin a la fase del elemento de seal que le precede inmediatamente (vase elcuadro 2/V.27 ter). En el receptor, se decodifican los dibits y se reagrupan los bits en el orden correcto. El bit de laizquierda del dibit es el que aparece primero en el tren de datos que entra en la p

21、arte modulador del mdem despus delaleatorizador.Fascculo VIII.1 - Rec. V.27 ter 3CUADRO 2/V.27 terDibit Cambio de fase (vase la observacin)00011110090180270Observacin - El cambio de fase es el desplazamiento real de fase enlnea en la regin de transicin que va del centro de un elemento deseal al cent

22、ro del elemento de seal siguiente.2.5 Secuencias operativas2.5.1 Secuencia de paso al estado CERRADODurante el intervalo entre la transicin del estado ABIERTO al CERRADO del circuito 105 y la transicin delestado ABIERTO al CERRADO del circuito 106, el mdem de transmisin generar seales de sincronismo

23、 para elacondicionamiento del mdem de recepcin. Estas seales estn destinadas a establecer la deteccin de la portadora, elCAG de ser necesario, la sincronizacin de la temporizacin, la convergencia del ecualizador y la sincronizacin deldesaleatorizador.Las seales de sincronizacin se definen en dos sec

24、uencias separadas; la secuencia larga se utiliza una sola vez,al comienzo de la conexin establecida; la secuencia corta se emplea para la inversin subsiguiente, en la cual lasecuencia de acondicionamiento del ecualizador sirve para actualizar y afinar la convergencia del ecualizador.Se definen dos s

25、ecuencias, a saber:a) una secuencia corta para la operacin con inversin,b) una secuencia ms larga para el establecimiento inicial de la conexin.La secuencia b) slo se utiliza despus de la primera transicin del estado ABIERTO al CERRADO delcircuito 105, despus de la transicin del estado ABIERTO al CE

26、RRADO del circuito 107, o en el momento de latransicin del estado ABIERTO al CERRADO del circuito 107, si el circuito 105 est ya CERRADO. Despus de cadatransicin del estado ABIERTO al CERRADO subsiguiente del circuito 105, se utiliza la secuencia a).Las secuencias para ambas velocidades binarias se

27、dividen en cinco segmentos como se indica en elcuadro 3/V.27 ter.2.5.1.1 El segmento 3 est constituido por inversiones continuas de fase de 180 en lnea, durante 14 intervalos desmbolo en el caso de la secuencia a), y durante 50 intervalos de smbolo en el de la secuencia b).2.5.1.2 El segmento 4 est

28、constituido por una secuencia de acondicionamiento del ecualizador que se deriva de unasecuencia seudoaleatoria generada por el polinomio:1 + x6+ x7Tanto para el funcionamiento a 4800 bit/s como a 2400 bit/s, la secuencia de acondicionamiento del ecualizadorse deriva utilizando cada tercer bit de la

29、 secuencia seudoaleatoria definida por el polinomio. Cuando en el esquemaderivado aparece un CERO, se transmite en cambio de fase de 0; cuando aparece un UNO, se transmite un cambio defase de 180. El segmento 4 comienza por la secuencia 0, 180, 180, 180, 180, 180, 0, . de acuerdo con elesquema deriv

30、ado y contina durante 58 intervalos de smbolo en el caso de la secuencia a) y 1074 intervalos de smboloen el caso de la secuencia b). En el apndice I se da un ejemplo detallado de la generacin de esta secuencia.2.5.1.3 En el segmento 5, la transmisin comienza de conformidad con la codificacin descri

31、ta en los 2.3 y 2.4,aplicndose una seal de datos “todos UNOS” a la entrada del aleatorizador. El segmento 5 se compone de 8 intervalosde smbolo. Al final del segmento 5, el circuito 106 pasa al estado CERRADO y se aplican datos de usuario a la entradadel aleatorizador de datos.2.5.1.4 Las secuencias

32、 de los cambios de fase en los segmentos 4 y 5 para 4800 bit/s y 2400 bit/s se muestran en elcuadro 4/V.27 ter.4 Fascculo VIII.1 - Rec. V.27 terCUADRO 3/V.27 terSegmento 1 Segmento 2 Segmento 3 Segmento 4 Segmento 5 Total de los segmentos1, 2, 3, 4 y 5Tipo de seales de lneaPortadoraSintransmisinInve

33、rsionescontinuasde faseSecuenciabifsica0-180 deacondicio-UNOSaleatori-zadosTiempo nominal total dela “secuencia de paso alestado CERRADO”no modula de energa (180) namientodelecualizadorcontinuos4800 bit/s 2400 bit/sProteccin contra el ecodel oradorde 185 msa200 msde 20 msa25 msa) 14 ISb) 50 ISa) 58

34、ISb) 1074 IS8 ISa) 265 msb) 923 msa) 281 msb) 1158 msSin proteccin 0 ms 0 ms a) 14 ISb) 50 ISa) 58 ISb) 1074 IS8 IS a) 50 msb) 708 msa) 66 msb) 943 msIS = Intervalos de smbolo. La duracin de los segmentos 3, 4 y 5 se expresa en intervalos de smbolo; los nmeros correspondientesson los mismos en el fu

35、ncionamiento a velocidad reducida.CUADRO 4/V.27 tera)VelocidadbinariaSegmento 4 Segmento 54800 bit/s Cambio de faseSSAb)0 180 180 180 180 180 0 . . . 180 180 00011 101 101 100 100 101 001 . . . 110 100 010 001270 225 315 90 45 45 180 180100 110 101 010 000 000 111 1112400 bit/s Cambio de faseSSAb)0

36、180 180 180 180 180 0 . . . 180 180 00011 101 101 100 100 101 001 . . . 110 100 010 001270 90 270 270 270 270 0 010 01 10 10 10 10 00 00Duracin 58 1074 intervalos de smbolo fi(Las SSA inicial y final y las secuencias desmbolos son las mismas para ambas duraciones) 8 intervalos de smbolo fia) Para un

37、a descripcin de la forma en que pueden generarse las posibles secuencias para los segmentos 4 y 5, vase laobservacin al final del apndice I.b) SSA es la secuencia seudo aleatoria definida en el 2.5.1.2. Los bits subrayados determinan los cambios de fase.2.5.2 Secuencia de paso al estado ABIERTOLa se

38、al de lnea emitida despus de la transicin del estado CERRADO al ABIERTO del circuito 105 se divideen dos segmentos como se indica en el cuadro 5/V.27 ter.Fascculo VIII.1 - Rec. V.27 ter 5CUADRO 5/V.27 terSegmento A Segmento B Duracin del pasoal estado CERRADOTipo de seales de lnea Seales de datos re

39、stantesseguidas de UNOSaleatorizados continuosSin transmisin de energaTotal de los segmentosA y BCon o sin proteccincontra el eco del oradorde 5 ms a 10 ms 20 ms de 25 ms a 30 msDe producirse una transicin del estado ABIERTO al CERRADO del circuito 105 durante la secuencia de pasoal estado ABIERTO,

40、no se tendr en cuenta hasta el final de dicha secuencia.Adems, si el circuito 105 conmuta a CERRADO en el curso de la recepcin del segmento A de la secuencia depaso al estado ABIERTO, la transmisin de la secuencia de paso al estado CERRADO comenzar facultativamente,dentro de un periodo de tiempo inf

41、erior a 20 ms a partir del instante en que termina la recepcin del segmento A.3 Tolerancia de frecuencia para la seal recibidaHabida cuenta de que la tolerancia para la frecuencia portadora del transmisor es de 1 Hz y suponiendo unaderiva mxima de 6 Hz en la conexin entre los mdems, el receptor debe

42、 poder admitir errores de por lo menos 7Hz en las frecuencias recibidas.4 Canal de retornoLa velocidad de modulacin, las caractersticas de frecuencia, las tolerancias, etc. sern las indicadas en laRecomendacin V.23. Ello no excluye la utilizacin de un canal de retorno de mayor velocidad que pueda fu

43、ncionara 75 baudios o ms y que tenga las mismas frecuencias caractersticas que el canal de retorno de la Recomendacin V.23.5 Circuitos de enlace5.1 Lista de los circuitos de enlaceLos circuitos de enlace esenciales del mdem cuando ste se utiliza en la red telefnica general con conmutacin,incluidos t

44、erminales equipados para llamada manual, o llamada o respuesta automticas, son los indicados en elcuadro 6/V.27 ter.5.2 Tiempos de respuesta de los circuitos 106, 109, 121 y 122 (vanse los cuadros 7/V.27 ter y 8/V.27 ter)5.2.1 Circuito 109El circuito 109 pasar al estado CERRADO una vez completada la

45、 sincronizacin y antes de que aparezcan datosde usuario en el circuito 104. Cuando se utilice la proteccin facultativa contra el eco del orador, el circuito 109 no podrpasar al estado CERRADO mientras est recibiendo la portadora no modulada.6 Fascculo VIII.1 - Rec. V.27 terCUADRO 6/V.27 terCircuito

46、de enlaceCanal de ida (datos)sistema unidireccional(vase la observacin 1)Canal de ida (datos)sistema bidireccional(vase la observacin 1)N. Denominacin Sin canal de retorno Con canal de retorno Sin canal Con canalExtremotransmisorExternoreceptorExternotransmisorExternoreceptorde retorno de retorno102

47、103Tierra de sealizacin oretorno comnTransmisin de datosXXXXXXXXXX104105106Recepcin de datosPeticin de datosPreparado para transmitirXXXXXXXXXXXX107108/1 o108/2(vase laobser-vacin 2)109Aparato de datos preparadoConecte el aparato de datos ala lneaTerminal de datos preparadoDetector de seales de lnea

48、recibidas por el canal de datosXXXXXXXXXXXXXXXX111113114115118119Selector de velocidad binaria(origen ETD)Temporizacin para loselementos de seal en latransmisin (origen ETD)Temporizacin para loselementos de seal en latransmisin (origen ETCD)Temporizacin para loselementos de seal en larecepcin (origen ETCD)Transmisin de datos por elcanal de retornoRecepcin de datos por elcanal de retornoXXXXXXXXXXXXXXXXXXXXXX120121122Transmita seales de lnea porel canal de retornoCanal de retorno preparadoDetector de s

copyright@ 2008-2019 麦多课文库(www.mydoc123.com)网站版权所有
备案/许可证编号:苏ICP备17064731号-1