1、注册电气工程师(供配电专业)-1-2 及答案解析(总分：100.00，做题时间：90 分钟)一、单项选择题(总题数：41，分数：100.00)1.将十进制数 24 转换为二进制数，结果为_。（分数：2.50）A.10100B.10010C.11000D.1001002.(1000) 8421BCD +(0110) 8421BCD 应为_。（分数：2.50）A.(14)QB.(14)HC.(10100)8421BCDD.(1110)8421BCD3.十进制数 89 的 8421BCD 码为_。（分数：2.50）A.10001001B.1011001C.1100001D.010010014.数字系
2、统中，有三种最基本的逻辑关系，这些逻辑关系的常用表达式为_。（分数：2.50）A.真值表B.逻辑式C.符号图D.A、B 和 C5.若干个三态逻辑门的输出端连接在一起，能实现的逻辑功能是_。（分数：2.50）A.线与B.无法确定C.数据驱动D.分时传送数据6.电路如下图所示，若用 A=1 和 B=1 代表开关在向上位置，A=0 和 B=0 代表开关在向下的位置，以 L=1 代表灯亮，L=0 代表灯灭，则 L 与 A、B 的逻辑函数表达式为_。 （分数：2.50）A.L=ABB.L=ABC.L=ABD.L=A+B7.函数 的最简与或式为_。 A B CA+BC D （分数：2.50）A.B.C.D
3、8.下图所示电路实现_的逻辑功能。 （分数：2.50）A.两变量与非B.两变量或非C.两变量与D.两变量异或9.下图所示电路实现_的逻辑功能。 （分数：2.50）A.两变量异或B.两变量与非C.两变量或非D.两变量与10.下列逻辑关系中，不正确的项是_。 A B C D （分数：2.50）A.B.C.D.11.已知 （分数：2.50）A.ABC=011B.BC=11C.CD=10D.BCD=11112.将逻辑函数 化为与或非形式，为_。 A B C D （分数：2.50）A.B.C.D.13.已知条件 ABC+ABD+ACD+BCD=0，将函数 化为最简与或逻辑形式为_。 A B C D （
4、分数：2.50）A.B.C.D.14.用卡诺图简化具有无关项的逻辑函数时，若用圈“1”法，在包围圈内的和包围圈外的分别按_处理。（分数：2.50）A.1，1B.1，0C.0，0D.无法确定15.已知逻辑函数 （分数：2.50）A.1B.2C.3D.416.逻辑函数 L=(0，1，2，3，4，6，8，9，10，11，12，14)的最简与-或式为_。 A B C D （分数：2.50）A.B.C.D.17.已知用卡诺图化简逻辑函数 （分数：2.50）A.2B.3C.4D.518.逻辑函数 Y(A，B，C，D)=m(0，1，2，3，4，6，8)+d(10，11，12，13，14)的最简与一或表达式为
5、 A B C （分数：2.50）A.B.C.D.19.逻辑函数 Y(A，B，C，D)=m(0，1，2，3，4，6，8)+d(10，11，12，13，14)的最简与或表达式为_。 A B C D （分数：2.50）A.B.C.D.20.逻辑电路如下图所示，其逻辑功能的正确描述是_。 （分数：2.50）A.裁判功能，且 A 为主线B.三变量表决功能C.当 A=1 时，B 或 C 为 1，输出为 1D.当 C=1 时，A 或 B 为 1，输出为 121.一组合电路，A、B 是输入端，L 是输出端，输入、输出波形如下图所示，则 L 的逻辑表达式是_。 A B C （分数：2.50）A.B.C.D.
6、22.电路如下图所示，该电路能实现的功能是_。 （分数：2.50）A.减法器B.加法器C.比较器D.译码器23.下图所示电路实现的功能为_。 （分数：2.50）A.全加器B.全减器C.比较器D.乘法器24.由 3-8 线译码器 74LS138 构成的逻辑电路如下图所示，该电路能实现的逻辑功能为_。 （分数：2.50）A.8421BCD 码检测及四舍五入B.全减器C.全加器D.比较器25.一个具有 13 位地址输入和 8 位 I/O 端的存储器，其存储容量为_。（分数：2.50）A.8K8B.138KC.13K8D.64000 位26.要用 2564 的 RAM 扩展成 48RAM，需要选用此种
7、 2564RAM 的片数为_。（分数：2.50）A.8B.16C.32D.6427.要扩展成 8K8RAM，需选用此种 5124 的 RAM 的数量为_片。（分数：2.50）A.8B.16C.32D.6428.要获得 32K8RAM，需要用 4K4 的 RAM 的片数为_。（分数：2.50）A.8B.16C.32D.6429.PLA 编程后的阵列图如下图所示，该函数实现的逻辑功能为_ （分数：2.50）A.多数表决器B.乘法器C.减法器D.加法器30.JK 触发器的特性方程为_。 A BQ n+1 =D C D （分数：2.50）A.B.C.D.31.某时序电路的状态图如下图所示，说明其为_。
8、 （分数：2.50）A.五进制计数器B.六进制计数器C.环形计数器D.移位寄存器32.某时序电路如下图所示，其中 R A 、R B 和 R S 均为 8 位移位寄存器，其余电路分别为全加器和 D 触发器，则该电路具有_。 （分数：2.50）A.实现两组 8 位二进制串行乘法功能B.实现两组 8 位二进制串行除法功能C.实现两组 8 位二进制串行加法功能D.实现两组 8 位二进制串行减法功能33.电路如下图所示，该电路完成的功能是_。 （分数：2.50）A.8 位并行加法器B.8 位串行加法器C.4 位并行加法器D.4 位串行加法器34.在下图所示电路中，当开关 A、B、C 分别闭合时，电路所实
9、现的功能分别为_。 （分数：2.50）A.8、4、2 进制加法计数器B.16、8、4 进制加法计数器C.4、2 进制加法计数器D.16、8、2 进制加法计数器35.下图所示电路的逻辑功能是_。 （分数：2.50）A.异步 8 进制计数器B.异步 7 进制计数器C.异步 6 进制计数器D.异步 5 进制计数器36.下图所示电路中 Z 点的频率为_。 （分数：2.50）A.5HzB.10HzC.20HzD.25Hz37.由 4 位二进制同步计数器 74LS163 构成的逻辑电路如下图所示，该电路的逻辑功能为_。 （分数：2.50）A.同步 256 进制计数器B.同步 243 进制计数器C.同步 2
10、17 进制计数器D.同步 196 进制计数器38.步十进制加法器 74LS161 构成的电路如下图所示，74LS161 的功能表见下表，该电路可完成的功能为_分频。 74LS161 的 功 能 表 CP （分数：2.50）A.40B.60C.80D.10039.全同步十六进制加法集成计数器 74LS163 构成电路如下图所示。74LS163 的功能表见下表，该电路完成的功能为_分频。 74LS163 的 功 能 表 CP （分数：1.50）A.256B.240C.208D.20040.74LS161 的功能表见下表，图 1 所示电路的分频比(即 Y 与 CP 的频率之比)为_。 图 174LS
11、161 的 功 能 表 CP （分数：1.50）A.1:63B.1:60C.1:96D.1:25641.n 位寄存器组成的环形移位寄存器可以构成_计数器。 A.n B.2n C.4n D.无法确定（分数：2.00）A.B.C.D.注册电气工程师(供配电专业)-1-2 答案解析(总分：100.00，做题时间：90 分钟)一、单项选择题(总题数：41，分数：100.00)1.将十进制数 24 转换为二进制数，结果为_。（分数：2.50）A.10100B.10010C.11000 D.100100解析：解析 十进制 二进制，整数部分的转换：“除 2 取余法”直到商为 0 为止。具体计算过程如下所示。
12、 2.(1000) 8421BCD +(0110) 8421BCD 应为_。（分数：2.50）A.(14)QB.(14)HC.(10100)8421BCD D.(1110)8421BCD解析：解析 本题考 BCD 码与十进制数的转换。 (1000) 8421BCD =(8) 10 (0110) 8421BCD =(6) 10 故(1000) 8421BCD +(0110) 8421BCD =(8) 10 +(6) 10 =(14) 10 根据不同字母所表示不同进制的含义(10 进制 D、2 进制 B、16 进制 H、8 进制 Q)，可判断选项 A、B 错误。选项 C：(10100) 8421B
13、CD =(1，0100) 8421BCD =(14) 10 选项 D：(1110) 8421BCD 无法转换。3.十进制数 89 的 8421BCD 码为_。（分数：2.50）A.10001001 B.1011001C.1100001D.01001001解析：解析 (8) 10 =(1000) 8421BCD (9) 10 =(1001) 8421BCD 故(89) 10 =(10001001) 8421BCD4.数字系统中，有三种最基本的逻辑关系，这些逻辑关系的常用表达式为_。（分数：2.50）A.真值表B.逻辑式C.符号图D.A、B 和 C 解析：解析 三种最基本的逻辑关系是指“与、或、非
14、逻辑问题的表达式有语言表达、真值表、逻辑函数、逻辑图、卡诺图、波形图，一般常用的是第 2、3、4 种。5.若干个三态逻辑门的输出端连接在一起，能实现的逻辑功能是_。（分数：2.50）A.线与B.无法确定C.数据驱动D.分时传送数据 解析：解析 在计算机中，三态门有很重要的应用，把几个三态门的输出连接在一起就形成了一条总线，三态门输出使能的控制电路必须确保在任何时间只有一个三态门有使能输出，其他三态门都处于禁止的高阻状态。在总线上只有单个三态门被使能输出，即选通，才能传送逻辑电平(高或低)，这样就实现了数据的分时传送功能。6.电路如下图所示，若用 A=1 和 B=1 代表开关在向上位置，A=
15、0 和 B=0 代表开关在向下的位置，以 L=1 代表灯亮，L=0 代表灯灭，则 L 与 A、B 的逻辑函数表达式为_。 （分数：2.50）A.L=ABB.L=AB C.L=ABD.L=A+B解析：解析 输入变量为 A、B，输出变量为 L，列真值表见下表故。 7.函数 的最简与或式为_。 A B CA+BC D （分数：2.50）A.B.C.D. 解析：解析 方法一：逻辑函数化简。 方法二：利用卡诺图法化简。 据此画卡诺图如下图所示，化简卡诺图可得 。 8.下图所示电路实现_的逻辑功能。 （分数：2.50）A.两变量与非B.两变量或非C.两变量与 D.两变量异或解析：解析 方法一：依据题目所给
16、逻辑图，标注出相应的逻辑关系如下图所示。进而可写出相应的逻辑关系表达式为： 9.下图所示电路实现_的逻辑功能。 （分数：2.50）A.两变量异或 B.两变量与非C.两变量或非D.两变量与解析：解析 方法一：由于答案选项所给关系较为简单，故直接利用真值见下表来推算。 真值表 A B L 0 0 0 0 1 1 1 0 1 1 1 0 可见 L=A B。 方法二：依据题目所给逻辑图，标注出相应的逻辑关系如下图所示。进而可写出相应的逻辑关系表达式为：10.下列逻辑关系中，不正确的项是_。 A B C D （分数：2.50）A.B.C. D.解析：解析 选项 A： ，选项 A 正确。 选项 B： ，选
17、项 B 正确。 选项 C： ， ，左边右边，故选项 C 错误。 选项 D： 11.已知 （分数：2.50）A.ABC=011B.BC=11C.CD=10D.BCD=111 解析：解析 ，要使 F=0，则定有 ABC+CD=1 选项 A：ABC=011 ABC+CD011+CD=0+CD=CD，错误。 选项 B：BC=11 ABC+CDA11+CD=A+CD，错误。 选项 C：CD=10 ABC+CD=ABC+10=ABC+0=ABC，错误。 选项 D：BCD=111 12.将逻辑函数 化为与或非形式，为_。 A B C D （分数：2.50）A.B.C.D. 解析：解析 方法一：利用公式化简。
18、 方法二：利用卡诺图化简，请读者自行完成。 方法三：最笨的方法，用真值表，见下表 真 值 表 法 题目所给表达式 选项A 选项B 选项C 选项D A B C 13.已知条件 ABC+ABD+ACD+BCD=0，将函数 化为最简与或逻辑形式为_。 A B C D （分数：2.50）A.B. C.D.解析：解析 由已知条件 ABC+ABD+ACD+BCD=0，可知 ABC=0，ABD=0，ACD=0，BCD=0 14.用卡诺图简化具有无关项的逻辑函数时，若用圈“1”法，在包围圈内的和包围圈外的分别按_处理。（分数：2.50）A.1，1B.1，0 C.0，0D.无法确定解析：解析 用圈“1”法，在包
19、围圈内的用 1 表示，在包围圈外的用 0 表示。15.已知逻辑函数 （分数：2.50）A.1B.2C.3 D.4解析：解析 对应的卡诺图如图 1 所示。 图 1简化表达式 对应的卡诺图如图 2 所示。 16.逻辑函数 L=(0，1，2，3，4，6，8，9，10，11，12，14)的最简与-或式为_。 A B C D （分数：2.50）A.B. C.D.解析：解析 由题意知为四个变量，用卡诺图化简如下图所示，知 。 17.已知用卡诺图化简逻辑函数 （分数：2.50）A.2 B.3C.4D.5解析：解析 对应的卡诺图如下图所示。 简化表达式 对应的卡诺图如下图所示。 18.逻辑函数 Y(A，B，C
20、D)=m(0，1，2，3，4，6，8)+d(10，11，12，13，14)的最简与一或表达式为_。 A B C （分数：2.50）A.B. C.D.解析：解析 本题为带约束条件的化简问题。约束条件即无关项，可 1 可 0，需要用约束项则取相应 值为 1，不用则取相应 值为 0，合并最小项时， 值究竟取 1 还是 0 应该以得到的乘积项最简为原则。在卡诺图或者真值表中，无关项以(或 )表示，在逻辑表达式中则以 d 表示。 画出本题对应的卡诺图如下图所示，化简可得到 。 19.逻辑函数 Y(A，B，C，D)=m(0，1，2，3，4，6，8)+d(10，11，12，13，14)的最简与或表达式为_
21、 A B C D （分数：2.50）A. B.C.D.解析：20.逻辑电路如下图所示，其逻辑功能的正确描述是_。 （分数：2.50）A.裁判功能，且 A 为主线B.三变量表决功能 C.当 A=1 时，B 或 C 为 1，输出为 1D.当 C=1 时，A 或 B 为 1，输出为 1解析：解析 分析逻辑电路功能的“三步走”方法：写表达式 真值表 功能分析。 本题求解： (1)写表达式： 21.一组合电路，A、B 是输入端，L 是输出端，输入、输出波形如下图所示，则 L 的逻辑表达式是_。 A B C （分数：2.50）A.B.C.D. 解析：解析 本题是已知输入、输出波形，要求逻辑表达式。 第一
22、步：根据题目所给波形图，列真值表。 真值表 A B L 0 0 0 0 1 1 1 0 1 1 1 0 第二步：对于变量 A、B，凡是取 1 值的用原变量表示，取 0 值的用反变量表示，故 22.电路如下图所示，该电路能实现的功能是_。 （分数：2.50）A.减法器B.加法器C.比较器 D.译码器解析：解析 按照“三步走”的思路来求解。 (1)写表达式。图中“与或非”门逻辑关系如下图所示。 (2)列真值表。 真值表 输 入 输 出 A B Y 1 Y 2 Y 3 0 0 0 1 0 0 1 0 0 1 1 0 1 0 0 1 1 0 1 0 (3)功能分析。 23.下图所示电路实现的功能为_。
23、 （分数：2.50）A.全加器 B.全减器C.比较器D.乘法器解析：解析 仍然按照“三步走”的思路来求解。 (1)写表达式。由题图可以写出输出 Y 0 、Y 1 的表达式为： Y 1 =(AB+AC+BC)， 24.由 3-8 线译码器 74LS138 构成的逻辑电路如下图所示，该电路能实现的逻辑功能为_。 （分数：2.50）A.8421BCD 码检测及四舍五入B.全减器C.全加器 D.比较器解析：解析 列真值表，再分析功能。 真 值 表 输 入 译码器输出 25.一个具有 13 位地址输入和 8 位 I/O 端的存储器，其存储容量为_。（分数：2.50）A.8K8 B.138KC.13K8D
24、64000 位解析：解析 13 位地址输入对应的地址码总数为 2 13 =8192=81024=8K。I/O 端口采集的数据为 8 位，即存储单元位数为 8 位。 故存储总容量为 8K8。26.要用 2564 的 RAM 扩展成 48RAM，需要选用此种 2564RAM 的片数为_。（分数：2.50）A.8B.16C.32 D.64解析：解析 27.要扩展成 8K8RAM，需选用此种 5124 的 RAM 的数量为_片。（分数：2.50）A.8B.16C.32 D.64解析：解析 28.要获得 32K8RAM，需要用 4K4 的 RAM 的片数为_。（分数：2.50）A.8B.16 C.32
25、D.64解析：解析 29.PLA 编程后的阵列图如下图所示，该函数实现的逻辑功能为_ （分数：2.50）A.多数表决器B.乘法器C.减法器D.加法器 解析：解析 根据题目所给电路图，可写出表达式： (1)先化简。 30.JK 触发器的特性方程为_。 A BQ n+1 =D C D （分数：2.50）A. B.C.D.解析：31.某时序电路的状态图如下图所示，说明其为_。 （分数：2.50）A.五进制计数器 B.六进制计数器C.环形计数器D.移位寄存器解析：解析 选项 A：不重复的 5 种状态完成一次循环，为五进制计数器。 选项 B：错误。 选项 C：环形计数器的状态为 000、001、010、
26、011、100、101、110。 选项 D：移位寄存器是每来一个脉冲，状态向右或向左移一位，从 000 到 010 的状态变化就可看出显然不是移位寄存器，故选项 D 错误。32.某时序电路如下图所示，其中 R A 、R B 和 R S 均为 8 位移位寄存器，其余电路分别为全加器和 D 触发器，则该电路具有_。 （分数：2.50）A.实现两组 8 位二进制串行乘法功能B.实现两组 8 位二进制串行除法功能C.实现两组 8 位二进制串行加法功能 D.实现两组 8 位二进制串行减法功能解析：解析 电路可看成由三部分组成。 第一部分：将 A、B 两组 8 位二进制数据在 CP 作用下逐位存入寄存器
27、R A 和 R B 。 第二部分：R A 、R B 的最低位作为全加器的两个加数输入，产生相应的和输出 S 和进位输出 CO，来一个脉冲后，R A 、R B 的次低位进入全加器的输入端，同时将之前最低位相加产生的进位通过 D 触发器输入全加器的 CI 端，三者一并相加。随着下一脉冲的到来，不断重复上述过程。 第三部分：移位寄存器 R S 保存 8 位全加和。 故该电路实现了两组 8 位二进制串行加法功能。33.电路如下图所示，该电路完成的功能是_。 （分数：2.50）A.8 位并行加法器B.8 位串行加法器C.4 位并行加法器D.4 位串行加法器 解析：解析 前两题均为组合逻辑电路的功能分析，
28、本题不同的是，为时序逻辑电路，图中以 D 触发器为电路基本单元。 全加器：完成被加数、加数和来自低位的进位相加的电路称为全加器。一位全加器的图形符号和真值表见下图和下表，其中 A i 和 B i 分别为第 i 位的加数和被加数，C i-1 为低位进位，S i 为本位相加的和数，C i 为向邻近高位的进位数。 34.在下图所示电路中，当开关 A、B、C 分别闭合时，电路所实现的功能分别为_。 （分数：2.50）A.8、4、2 进制加法计数器 B.16、8、4 进制加法计数器C.4、2 进制加法计数器D.16、8、2 进制加法计数器解析：解析 若 Q=1，则立刻清零。图中 JK 触发器的 J=K=
29、1，在每个 CP 时钟的下降沿，输出状态翻转一次。35.下图所示电路的逻辑功能是_。 （分数：2.50）A.异步 8 进制计数器B.异步 7 进制计数器C.异步 6 进制计数器D.异步 5 进制计数器 解析：解析 题所给电路是由三个 JK 触发器组成的电路，下降沿触发，由于触发器 1 的时钟信号为触发器 0 的输出，显然为异步时序逻辑电路。分析知道该电路输出有 5 种状态依次循环，如下图所示，故为异步 5 进制计数器。 36.下图所示电路中 Z 点的频率为_。 （分数：2.50）A.5Hz B.10HzC.20HzD.25Hz解析：解析 10 位环形计数器即为 10 分频器，本题输入 CP 为
30、 160kHz，故 w 点的频率为 160kHz/10=16kHz；4 位二进制计数器的特点是 000000010010001101001111，显然 4 位二进制计数器为 16 分频，故 X 点的频率为 16kHz/16=1kHz；模 25 行波计数器为 25 分频器，故 Y 点的频率为 1kHz/25=40Hz；4 为扭环形计数器的特点是 00000001001101111111111011001000，显然 4 位扭环形计数器为 8 分频，故 Z点的频率为 40Hz/8=5Hz。37.由 4 位二进制同步计数器 74LS163 构成的逻辑电路如下图所示，该电路的逻辑功能为_。 （分数：2
31、50）A.同步 256 进制计数器B.同步 243 进制计数器C.同步 217 进制计数器D.同步 196 进制计数器 解析：解析 看电路图知，采用反馈置数法，低 4 位由第一片 74LS163()置数为 1100，高 4 位由第二片 74LS163()置数为 0011，这样综合起来预置数为 00111100(对应十进制数 60)，两片 74LS163 级联后，最多会有 16 2 =256 个状态，当 74LS163()的进位 CO 为 1，经过非门使得 74LS163()和 74LS163()的 LD=0，从而重新置入数据 00111100，并从此开始计数，显然跳过了 60 个状态，也即该
32、计数器的模为 256-60=196，故为196 进制计数器，用图表示如下图所示。 38.步十进制加法器 74LS161 构成的电路如下图所示，74LS161 的功能表见下表，该电路可完成的功能为_分频。 74LS161的 功 能 表 CP （分数：2.50）A.40B.60 C.80D.100解析：解析 由电路图可知，第一片 74LS161(1)其进位输出高电平 1 时，对 进行清零，所以 74LS161(1)有 00001001 共 10 个状态，为十进制计数器。当 Q 3 =1 时，第二片 74LS161(2)对 39.全同步十六进制加法集成计数器 74LS163 构成电路如下图所示。74
33、LS163 的功能表见下表，该电路完成的功能为_分频。 74LS163 的 功 能 表 CP （分数：1.50）A.256B.240C.208D.200 解析：解析 74LS163 具有同步清零功能，根据电路图可知，当数据输入端所加数据为 00111000(对应十进制数为 56)时，该电路开始计数，也即跳过了 56 个状态，又两片 74LS163 级联后，最多可能有 16 2 =256 个状态，故该计数器的模为 256-56=200，为 200 进制计数器，因而实现了 200 分频功能。40.74LS161 的功能表见下表，图 1 所示电路的分频比(即 Y 与 CP 的频率之比)为_。 图 1
34、74LS161的 功 能 表 CP （分数：1.50）A.1:63 B.1:60C.1:96D.1:256解析：解析 当 74LS161(1)的进位输出 C 输出 1 时候，经过非门使得 ，置入数据 1001，所以 74LS161(1)的计数是从 1001(对应十进制数 9)开始，到 1111(对应十进制数 16)结束，共有 16-9=7 种状态，故为 7 进制计数器。用图说明如图 2 所示。 图 2同理，74LS161(2)当 LD=0 时，置入数据 0111，所以 74LS161(2)的计数是从 0111(对应十进制数 7)开始，到 1111(对应十进制数 16)结束，共有16-7=9 种状态，故为 9 进制计数器。用图说明如图 3 所示。 41.n 位寄存器组成的环形移位寄存器可以构成_计数器。 A.n B.2n C.4n D.无法确定（分数：2.00）A. B.C.D.解析：解析 n 位移位寄存器可以计 n 个数，以 4 位环形移位计数器为例，其右移的规律是如下图所示。
