1、注册电气工程师专业考试(供配电专业)分类真题数字电子技术(一)及答案解析(总分：100.00，做题时间：90 分钟)一、单项选择题(总题数：51，分数：100.00)1.将十进制数 24转换为二进制数，结果为_。（分数：1.00）A.10100B.10010C.11000D.1001002.十进制数 89的 8421BCD码为_。（分数：1.00）A.10001001B.1011001C.1100001D.010010013.8421BCD +(0110) 8421BCD 应为_。（分数：2.00）A.(14)OB.(14)HC.(10100)8421BCDD.(1110)8421BCD4.若
2、干个三态逻辑门的输出端连接在一起，能实现的逻辑功能是_。（分数：2.00）A.线与B.无法确定C.数据驱动D.分时传送数据5.下列逻辑关系中，不正确的项为_。 A B C D （分数：2.00）A.B.C.D.6.数字系统中，有三种最基本的逻辑关系，这些逻辑关系的常用表达式为_。（分数：2.00）A.真值表B.逻辑式C.符号图D.A、B 和 C7.一组合电路，A、B 是输入端，L 是输出端，输入、输出波形如图 1所示，则 L的逻辑表达式是_。 图 1A B C D （分数：2.00）A.B.C.D.8.函数 的最简与或式为_。 A B CA+BC D （分数：2.00）A.B.C.D.9.逻辑
3、函数 L=(0，1，2，3，4，6，8，9，10，11，12，14)的最简与一或式为_。 A B C D （分数：2.00）A.B.C.D.10.已知 （分数：2.00）A.ABC=011B.BC=11C.CD=10D.BCD=11111.逻辑函数 Y(A，B，C，D)=m(0，1，2，3，4，6，8)+d(10，11，12，13，14)的最简与或表达式为_。 A B C （分数：2.00）A.B.C.D.12.电路如图所示，若用 A=1和 B=1代表开关在向上位置，A=0 和 B=0代表开关在向下的位置，以 L=1代表灯亮，L=0 代表灯灭，则 L与 A、B 的逻辑函数表达式为_。 AL=A
4、B B （分数：2.00）A.B.C.D.13.逻辑函数 Y(A，B，C，D)=m(0，1，2，3，4，6，8)+d(10，11，12，13，14)的最简与或表达式为_。 A B C D （分数：2.00）A.B.C.D.14.将逻辑函数 化为与或非形式为_。 A B C D （分数：2.00）A.B.C.D.15.将逻辑函数 Y=(A+B)CD+AB+BC化为最简与或式为_，其约束条件为 ABC+ABD+ACD+BCD=0。 A B C D （分数：2.00）A.B.C.D.16.如图 1所示电路实现_的逻辑功能。 （分数：2.00）A.两变量与非B.两变量或非C.两变量与D.两变量异或17
5、如图 1所示电路能实现_的逻辑功能。 （分数：2.00）A.二变量异或B.两变量与非C.两变量或非D.二变量与18.用卡诺图简化具有无关项的逻辑函数时，若用圈“1”法，在包围圈内的和包围圈外的分别按_处理。（分数：2.00）A.1，1B.1，0C.0，0D.无法确定19.已知逻辑函数 的简化表达式为 （分数：2.00）A.1B.2C.3D.420.已知用卡诺图化简逻辑函数 的结果是 （分数：2.00）A.2B.3C.4D.521.一个具有 13位地址输入和 8位 I/O端的存储器，其存储容量为_。（分数：2.00）A.8k8B.138kC.13k8D.64000位22.要用 2564的 RA
6、M扩展成 4k8RAM，需选用此种 2564RAM的片数为_。（分数：2.00）A.8B.16C.32D.6423.要扩展成 8k8RAM，需选用此种 5124的 RAM的数量为_片。（分数：2.00）A.8B.16C.32D.6424.要获得 32k8RAM，需要用 4k4的 RAM的片数为_。（分数：2.00）A.8B.16C.32D.6425.逻辑电路如图所示，其逻辑功能的正确描述为_。 （分数：2.00）A.裁判功能，且 A为主线B.三变量表决功能C.当 A=1时，B 或 C为 1，输出为 1D.当 C=1时，A 或 B为 1，输出为 126.电路如图所示，该电路能实现的功能是_。 （
7、分数：2.00）A.减法器B.加法器C.比较器D.译码器27.如图所示电路的逻辑功能为_。 （分数：2.00）A.全加器B.半加器C.表决器D.减法器28.电路如图所示，该电路完成的功能是_。 （分数：2.00）A.8位并行加法器B.8位串行加法器C.4位并行加法器D.4位串行加法器29.由 3-8线译码器 74LS138构成的逻辑电路如图所示，该电路能实现的逻辑功能为_。 （分数：2.00）A.8421BCD码检测及四舍五入B.全减器C.全加器D.比较器30.在如图所示电路中，当开关 A、B、C 分别闭合时，电路所实现的功能分别为_。 （分数：2.00）A.8、4、2 进制加法计数器B.16
8、8、4 进制加法计数器C.4、2 进制加法计数器D.16、8、2 进制加法计数器31.PLA编程后的阵列图如图所示，该函数实现的逻辑功能为_。 （分数：2.00）A.多数表决器B.乘法器C.减法器D.加法器32.JK触发器的特性方程为_。 A BQ n+1 =D C D （分数：2.00）A.B.C.D.33.某时序电路的状态图如图所示，说明其为_。 （分数：2.00）A.五进制计数器B.六进制计数器C.环形计数器D.移位寄存器34.n位寄存器组成的环形移位寄存器可以构成_计数器。（分数：2.00）AnB.2nC.4nD.无法确定35.某时序电路如图所示，其中 R A 、R B 和 R S
9、均为 8位移位寄存器，其余电路分别为全加器和 D触发器，则该电路具有_。 （分数：2.00）A.实现两组 8位二进制串行乘法功能B.实现两组 8位二进制串行除法功能C.实现两组 8位二进制串行加法功能D.实现两组 8位二进制串行减法功能36.同步十进制加法器 74LS162构成的电路如图所示，74LS162 的功能表见下表，该电路可完成的功能为_分频。 74LS162的功能表 CP （分数：2.00）A.40B.60C.80D.10037.全同步十六进制加法集成计数器 74LS163构成的电路如图所示。74LS163 的功能表如下表所示。该电路完成的功能为_分频。 74LS162的功能表 CP
10、 （分数：2.00）A.256B.240C.208D.20038.由 4位二进制同步计数器 74LSl63构成的逻辑电路如图所示，该电路的逻辑功能为_。 （分数：2.00）A.同步 256进制计数器B.同步 243进制计数器C.同步 217进制计数器D.同步 196进制计数器39.如图所示电路中 Z点的频率为_。 （分数：2.00）A.5HzB.10HzC.20HzD.25Hz40.如图所示电路的逻辑功能为_。 （分数：2.00）A.异步 8进制计数器B.异步 7进制计数器C.异步 6进制计数器D.异步 5进制计数器41.能提高计时精度的元件是_。（分数：2.00）A.施密特B.双稳态C.单稳
11、态D.多谐振荡器42.CMOS集成施密特触发器组成的电路如图 1(a)所示，该施密特触发器的电压传输特性曲线如图 1(b)所示。该电路的功能为_。 （分数：2.00）A.双稳态触发器B.单稳态触发器C.多谐振荡器D.三角波发生器43.由 555定时器构成的多谐振荡器如图所示，已知 R 1 =33k，R 2 =27k，C=0.083F，V CC =15V。如图所示电路的振荡频率 f 0 约为_Hz。 （分数：2.00）A.286B.200C.127D.14044.如图所示电路为用 555定时器组成的开机延时电路。若给定 C=25F，R=91k，V CC =12V，常闭开关 S断开后经过延时时间为
12、s，u O 才能跳变为高电平。 （分数：2.00）A.1.59B.2.5C.1.82D.2.27545.与逐次渐进 ADC比较，双积分 ADC的特点为_。（分数：2.00）A.转换速度快，抗干扰能力强B.转换速度慢，抗干扰能力强C.转换速度高，抗干扰能力差D.转换速度低，抗干扰能力差46.一片 12位 ADc的最小分辨电压为 1.2mV，采用四舍五入的量化方法，若输入电压为4.387V，则输出数字量为_。（分数：2.00）A.E47HB.E48HC.E49HD.E50H47.若一个 8位 ADC的最小量化电压为 19.6mV，当输入电压为 4.0V时，输出数字量为_。（分数：2.00）A.(
13、11001001)BB.(11001000)BC.(10001100)BD.(11001100)B48.如图所示电路是用 D/A转换器和运算放大器组成的可变增益放大器，DAC 的输出 u=-D n U REF /255，它的电压放大倍数 A V =u O /u I 可由输入数字量 D n 来设定。当 D n 取(01) H 和(EF) H 时，A V 分别为_。 （分数：2.00）A.1，25.6B.1，25.5C.256，1D.255，149.8位 D/A转换器，当输入数字量 10000000时输出电压为 5V，若输入为 10001000，输出电压为_V。（分数：2.00）A.5.44B.5
14、76C.6.25D.6.8450.一片 8位 DAC的最小输出电位增量为 0.02V，当输入为 11001011时，输出电压为_V。（分数：2.00）A.2.62B.4.06C.4.82D.5.0051.如果对输入二进制数码进行 D/A转换，要求输出电压能分辨 2.5mV的变化量，最大输出电压要达到 10V，应选择 D/A转换器的位数为_位。（分数：2.00）A.14B.13C.12D.10注册电气工程师专业考试(供配电专业)分类真题数字电子技术(一)答案解析(总分：100.00，做题时间：90 分钟)一、单项选择题(总题数：51，分数：100.00)1.将十进制数 24转换为二进制数，结果
15、为_。（分数：1.00）A.10100B.10010C.11000 D.100100解析：解析 按除以 2取余法计算。 2.十进制数 89的 8421BCD码为_。（分数：1.00）A.10001001 B.1011001C.1100001D.01001001解析：解析 根据 8421BCD码可知，89=(10001001) 8421BCD 。3.8421BCD +(0110) 8421BCD 应为_。（分数：2.00）A.(14)OB.(14)HC.(10100)8421BCDD.(1110)8421BCD 解析：解析 (1000) 8421BCD =(8) 10 ，(0110) 8421B
16、CD =(6) 10 (1000) 8421BCD +(0110) 8421BCD =(14) 10 =(1110) 8421BCD4.若干个三态逻辑门的输出端连接在一起，能实现的逻辑功能是_。（分数：2.00）A.线与B.无法确定C.数据驱动D.分时传送数据 解析：解析 将若干个三态逻辑门的输出端连接在一起组成单向总线，可实现信号的分时传送，如图(a)所示。 5.下列逻辑关系中，不正确的项为_。 A B C D （分数：2.00）A.B.C. D.解析：解析 (1) (异或运算)， 。 (2) 。 (3) 6.数字系统中，有三种最基本的逻辑关系，这些逻辑关系的常用表达式为_。（分数：2.00
17、A.真值表B.逻辑式C.符号图D.A、B 和 C 解析：解析 一个逻辑函数有五种表示方法：逻辑函数式、逻辑真值表、逻辑图、波形图和卡诺图。7.一组合电路，A、B 是输入端，L 是输出端，输入、输出波形如图 1所示，则 L的逻辑表达式是_。 图 1A B C D （分数：2.00）A.B.C.D. 解析：解析 根据波形图 2，列出其真值表见下表。 8.函数 的最简与或式为_。 A B CA+BC D （分数：2.00）A.B.C.D. 解析：解析 先根据逻辑函数的基本规律进行化简。 上面的逻辑关系表达式的卡诺图如图所示。 根据卡诺图化简得： 9.逻辑函数 L=(0，1，2，3，4，6，8，9，
18、10，11，12，14)的最简与一或式为_。 A B C D （分数：2.00）A.B. C.D.解析：解析 10.已知 （分数：2.00）A.ABC=011B.BC=11C.CD=10D.BCD=111 解析：解析 要使 F=0，则需 。因此，11.逻辑函数 Y(A，B，C，D)=m(0，1，2，3，4，6，8)+d(10，11，12，13，14)的最简与或表达式为_。 A B C （分数：2.00）A.B. C.D.解析：解析 逻辑函数的卡诺图如图所示。 根据上图进行化简可得 12.电路如图所示，若用 A=1和 B=1代表开关在向上位置，A=0 和 B=0代表开关在向下的位置，以 L=1代
19、表灯亮，L=0 代表灯灭，则 L与 A、B 的逻辑函数表达式为_。 AL=AB B （分数：2.00）A.B. C.D.解析：解析 根据上图，列出其真值表见下表。 真值表 A B L 0 0 0 0 1 1 1 0 1 1 1 0 根据真值表可知该逻辑函数实现的是异或功能。13.逻辑函数 Y(A，B，C，D)=m(0，1，2，3，4，6，8)+d(10，11，12，13，14)的最简与或表达式为_。 A B C D （分数：2.00）A. B.C.D.解析：解析 逻辑函数的卡诺图如图所示。 根据上图进行化简可得： 14.将逻辑函数 化为与或非形式为_。 A B C D （分数：2.00）A.B
20、C.D. 解析：解析 15.将逻辑函数 Y=(A+B)CD+AB+BC化为最简与或式为_，其约束条件为 ABC+ABD+ACD+BCD=0。 A B C D （分数：2.00）A.B. C.D.解析：解析 根据已知条件可得 ABC=0，ABD=0，ACD=0，BCD=0，则 16.如图 1所示电路实现_的逻辑功能。 （分数：2.00）A.两变量与非B.两变量或非C.两变量与 D.两变量异或解析：解析 根据图 2可得 图 2将式(1)式(3)代入式(4)，利用逻辑代数的基本定律和常用公式可得 17.如图 1所示电路能实现_的逻辑功能。 （分数：2.00）A.二变量异或 B.两变量与非C.两变量
21、或非D.二变量与解析：解析 根据图 2的结构和与非运算可得 图 2将式(1)式(3)代入式(4)，利用逻辑代数的基本定律和常用公式可得 18.用卡诺图简化具有无关项的逻辑函数时，若用圈“1”法，在包围圈内的和包围圈外的分别按_处理。（分数：2.00）A.1，1B.1，0 C.0，0D.无法确定解析：解析 无关项：函数可以为 0，也可以为 1，或不会出现的变量取值所对应的最小项称为随意项，也叫做约束项或无关项。 无关项与所讨论的逻辑函数没有关系，无关项用字母 d或 D和相应的下标表示，卡诺图中，无关项方格里用或 表示。 该题中的圈“1”法，在包围圈内的为 1，包围圈外的为 0。19.已知逻辑函数
22、 的简化表达式为 （分数：2.00）A.1B.2C.3 D.4解析：解析 的卡诺图如图 1所示。 图 1的卡诺图如图 2所示。 20.已知用卡诺图化简逻辑函数 的结果是 （分数：2.00）A.2 B.3C.4D.5解析：解析 的卡诺图如图 1所示。 的卡诺图如图 2所示。因此，无关项有 2项。 图 121.一个具有 13位地址输入和 8位 I/O端的存储器，其存储容量为_。（分数：2.00）A.8k8 B.138kC.13k8D.64000位解析：解析 存储器地址码总数为 2 13 =8192=81024=8k。 存储单元位数为 8位。 存储容量=存储器地址码总数存储单元位数=8k8。22.要
23、用 2564的 RAM扩展成 4k8RAM，需选用此种 2564RAM的片数为_。（分数：2.00）A.8B.16C.32 D.64解析：解析 需用片数23.要扩展成 8k8RAM，需选用此种 5124的 RAM的数量为_片。（分数：2.00）A.8B.16C.32 D.64解析：24.要获得 32k8RAM，需要用 4k4的 RAM的片数为_。（分数：2.00）A.8B.16 C.32D.64解析：25.逻辑电路如图所示，其逻辑功能的正确描述为_。 （分数：2.00）A.裁判功能，且 A为主线B.三变量表决功能 C.当 A=1时，B 或 C为 1，输出为 1D.当 C=1时，A 或 B为 1
24、输出为 1解析：解析 第一步，由逻辑图可以写输出 L的逻辑表达式为 26.电路如图所示，该电路能实现的功能是_。 （分数：2.00）A.减法器B.加法器C.比较器 D.译码器解析：解析 根据上图所示电路可得 27.如图所示电路的逻辑功能为_。 （分数：2.00）A.全加器 B.半加器C.表决器D.减法器解析：解析 28.电路如图所示，该电路完成的功能是_。 （分数：2.00）A.8位并行加法器B.8位串行加法器C.4位并行加法器D.4位串行加法器 解析：解析 若两个移位寄存器中的原始数据分别为 A 3 A 2 A 1 A 0 =1001，B 3 B 2 B 1 B 0 =0011，经过 4个
25、时钟信号作用以后，两个寄存器里的数据分别为 A 3 A 2 A 1 A 0 =1100，B 3 B 2 B 1 B 0 =0000 这是一个 4位串行加法计数器。29.由 3-8线译码器 74LS138构成的逻辑电路如图所示，该电路能实现的逻辑功能为_。 （分数：2.00）A.8421BCD码检测及四舍五入B.全减器C.全加器 D.比较器解析：解析 根据上图可得 30.在如图所示电路中，当开关 A、B、C 分别闭合时，电路所实现的功能分别为_。 （分数：2.00）A.8、4、2 进制加法计数器 B.16、8、4 进制加法计数器C.4、2 进制加法计数器D.16、8、2 进制加法计数器解析：解析
26、 上图所示电路为 4个下降沿触发的 JK触发器组成。每个 JK触发器的 J、K 端接高电平 1，为计数型触发器；输入 CP脉冲加到第一级触发器计数脉冲输入端，第一级的 Q 0 端输出作为第二级的计数脉冲输入，以此类推，该电路为异步时序逻辑电路。 当开关 A闭合时，2、3、4 级触发器的时钟脉冲由前一级的输出决定。则其状态方程列写中应将时钟脉冲作为变量考虑进去。状态方程为 因为 ，当 Q 3 =1时，计数状态为 1000时，复位到 0，重新开始计数，则该电路是一个异步三位二进制加法器，即 8进制加法计数器。 当开关 B闭合时，2、3 级触发器的时钟脉冲由前一级的输出决定。因为 ，当 Q 2 =1
27、时，计数状态为 100时，复位到 0，重新开始计数，该电路是一个异步二位二进制加法器，即 4进制加法计数器。 当开关 C闭合时，2 级触发器的时钟脉冲由前一级的输出决定。因为 31.PLA编程后的阵列图如图所示，该函数实现的逻辑功能为_。 （分数：2.00）A.多数表决器B.乘法器C.减法器D.加法器 解析：解析 根据上图中的与或阵列可得 32.JK触发器的特性方程为_。 A BQ n+1 =D C D （分数：2.00）A. B.C.D.解析：解析 JK 触发器的特性方程为33.某时序电路的状态图如图所示，说明其为_。 （分数：2.00）A.五进制计数器 B.六进制计数器C.环形计数器D.移
28、位寄存器解析：解析 从题图可见有 000001 共 5个状态，001 状态时，电路输出为 1，其余状态时输出为 0。因此为五进制计数器。34.n位寄存器组成的环形移位寄存器可以构成_计数器。（分数：2.00）An B.2nC.4nD.无法确定解析：解析 N 位移位寄存器可以计 N个数，实现模 N计数器，且状态为 1的输出端的序号即代表收到的计数脉冲的个数，通常不需要任何译码电路。35.某时序电路如图所示，其中 R A 、R B 和 R S 均为 8位移位寄存器，其余电路分别为全加器和 D触发器，则该电路具有_。 （分数：2.00）A.实现两组 8位二进制串行乘法功能B.实现两组 8位二进制串行
29、除法功能C.实现两组 8位二进制串行加法功能 D.实现两组 8位二进制串行减法功能解析：解析 将电路划分成 3个模块。模块在 CP作用下逐位将 A、B 两组数据分别移入 R A 、R B ，8 个 CP脉冲过后，可将 A、B 两组 8位二进制数据存入移位寄存器。模块R A 、R B 提供的加数和被加数的最低位先输入全加器 A i 和 B i ，经过全加器相加后产生和位输出与进位输出。来一个脉冲 CP后，将 R A 、R B 中的次低位送入 A i 、B i 输入，并将最低位相加之和移入 R S 中；同时将最低位相加产生的进位通过 D触发器输入全加器的 CI端，和次低位加数、被加数一起决定相加之
30、和及进位输出。下一个脉冲来后，重复上述过程。经过 8个 CP脉冲后，A、B 两组数据通过移位寄存器 R A 、R B 逐位送入全加器相加。全加器和 D触发器实现两数串行加法运算。模块，移位寄存器 R S 保存 8位全加和。实现了两组 8位二进制串行加法功能。36.同步十进制加法器 74LS162构成的电路如图所示，74LS162 的功能表见下表，该电路可完成的功能为_分频。 74LS162的功能表 CP （分数：2.00）A.40B.60C.80D.100解析：解析根据上表可知，74LS162十进制同步计数器(同步清零)。从上图可得：第一片74LS162(1)为十进制计数器，其进位输出C输出高
31、电平1时，对进行清零，所以74LS162(1)计数有00001001共10个状态，为十进制计数器。当Q 3 =1时，第二片74LS162(2)对37.全同步十六进制加法集成计数器74LS163构成的电路如图所示。74LS163的功能表如下表所示。该电路完成的功能为_分频。74LS162的功能表CP（分数：2.00）A.256B.240C.208D.200解析：解析根据上表可知，74LS163是具有同步清零功能的4位二进制同步加法计数器。同步清零指当清零端接上清零信号后，计数时钟脉冲的上升沿或者下降沿到来后，计数器才会清零。两片74LS163级联后，最多可能有162=256个不同的状态。根据图示用“反馈置数法”构成的电路可知，数据输入端所加数据为00111000，对应的十进制数为56，说明该电路在置数后从00111000状态开始计数。跳过了56个状态。因此，该计数器的模M=256-56=200，即该计数器为二百进制计数器。因此进位输出F的频率为CP频率的1/200，实现了200分频功能。38.由4位二进制同步计数器74LSl63构成的逻
