1、中级软件设计师上午试题-计算机组成与结构(一)-2 及答案解析(总分：100.00，做题时间：90 分钟)一、单项选择题(总题数：38，分数：100.00)1.三总线结构的计算机总线系统由_组成。（分数：2.50）A.CPU 总线、内存总线和 IO 总线B.数据总线、地址总线和控制总线C.系统总线、内部总线和外部总线D.串行总线、并行总线和 PCI 总线2.属于 CPU 中算术逻辑单元的部件是_。（分数：2.50）A.程序计数器B.加法器C.指令寄存器D.指令译码器3.在 CPU 中，常用来为 ALU 执行算术逻辑运算，并提供数据，暂存运算结果的寄存器是_。（分数：2.50）A.程序计数器B.
2、状态寄存器C.通用寄存器D.累加寄存器4.某机器字长为 n，最高位是符号位，其定点整数的最大值为_。（分数：2.50）A.2n-1B.2n-1-1C.2nD.2n-15.海明码利用奇偶性检错和纠错，通过在 n 个数据位之间插入 k 个检验位，扩大数据编码的码距。若n=48，则 k 应为_。（分数：2.50）A.4B.5C.6D.76.指令寄存器的位数取决于_。（分数：2.50）A.存储器的容量B.指令字长C.数据总线的宽度D.地址总线的宽度7.若计算机存储数据采用的是双符号位(00 表示正号、11 表示负号)，两个符号相同的数相加时，如果运算结果的两个符号位经_运算得 1，则可断定这两个数相加
3、的结果产生了溢出。（分数：2.50）A.逻辑与B.逻辑或C.逻辑同或D.逻辑异或8.在 CPU 中，_不仅要保证指令的正确执行，还要能够处理异常事件。（分数：2.50）A.运算器B.控制器C.寄存器组D.内部总线9.循环冗余校验码(CRC)利用生成多项式进行编码。假设数据位为 k 位，校验位为 r 位，则 CRC 码的格式为_。（分数：2.50）A.k 个数据位之后跟 r 个校验位B.r 个校验位之后跟 k 个数据位C.r 个校验位随机加入 k 个数据位中D.r 个校验位等间隔地加入 k 个数据位中10.以下关于数的定点表示和浮点表示的叙述中，不正确的是_。（分数：2.50）A.定点表示法表示
4、的数(称为定点数)常分为定点整数和定点小数两种B.定点表示法中，小数点需要占用一个存储位C.浮点表示法用阶码和尾数来表示数，称为浮点数D.在总位数相同的情况下，浮点表示法可以表示更大的数11.若某条无条件转移汇编指令采用直接寻址，则该指令的功能是将指令中的地址码送入_。（分数：2.50）A.PC(程序计数器)B.AR(地址寄存器)C.AC(累加器)D.ALU(逻辑运算单元)12.在 CPU 的寄存器中，_对用户是完全透明的。（分数：2.50）A.程序计数器B.指令寄存器C.状态寄存器D.通用寄存器13.CPU 中译码器的主要作用是进行_。（分数：2.50）A.地址译码B.指令译码C.数据译码D
5、.选择多路数据至 ALU14.在 CPU 中用于跟踪指令地址的寄存器是_。（分数：2.50）A.地址寄存器(MAR)B.数据寄存器(MDR)C.程序计数器(PC)D.指令寄存器(IR)15.原码表示法和补码表示法是计算机中用于表示数据的两种编码方法，在计算机系统中常采用补码来表示和运算数据，原因是采用补码可以_。（分数：2.50）A.保证运算过程与手工运算方法保持一致B.简化计算机运算部件的设计C.提高数据的运算速度D.提高数据的运算精度16.计算机中的浮点数由三部分组成：符号位 S，指数部分 E(称为阶码)和尾数部分 M。在总长度固定的情况下，增加 E 的位数或减少 M 的位数可以_。（分数
6、：2.50）A.扩大可表示的数的范围同时降低精度B.扩大可表示的数的范围同时提高精度C.减小可表示的数的范围同时降低精度D.减小可表示的数的范围同时提高精度17.计算机采用分级存储体系的主要目的是为了解决_的问题。（分数：2.50）A.主存容量不足B.存储器读写可靠性C.外设访问效率D.存储容量、成本和速度之间的矛盾18.内存按字节编址从 A5000 到 DCFFFH 的区域，其存储容量为_。（分数：2.50）A.123KBB.180KBC.223KBD.224KB19.若用 256K8bit 的存储器芯片，构成地址 40000000H 到 400FFFFFH，且按字节编址的内存区域，则需_片
7、芯片。（分数：2.50）A.4B.8C.16D.3220.常用的虚拟存储器由_两级存储器组成。（分数：2.50）A.主存辅存B.主存网盘C.Cache主存D.Cache硬盘地址编号从 80000H 到 BFFFFH，且按字节编址的内存容量为_KB，若用 16K4bit 的存储器芯片构成该内存，共需_片。（分数：5.00）A.128B.256C.512D.1024A.8B.16C.32D.6421.在程序执行过程中，Cache 与主存的地址映像由_。（分数：2.50）A.硬件自动完成B.程序员调度C.操作系统管理D.程序员与操作系统协同完成22._不属于按寻址方式划分的一类存储器。（分数：2.5
8、0）A.随机存储器B.顺序存储器C.相联存储器D.直接存储器23.位于 CPU 与主存之间的高速缓冲存储器 Cach 用于存放部分主存数据的拷贝，主存地址与 Cache 地址之间的转换工作由_完成。（分数：2.50）A.硬件B.软件C.用户D.程序员24.内存单元按字节编址，地址 0000A000H0000BFFFH 共有_个存储单元。（分数：2.50）A.8912KB.1024KC.13KD.8K25.相联存储器按_访问。（分数：2.50）A.地址B.先入后出的方式C.内容D.先入先出的方式26.中断向量可提供_。（分数：2.50）A.I/O 设备的端口地址B.所传送数据的起始地址C.中断服
9、务程序的入口地址D.主程序的断电地址27.为了便于实现多级中断嵌套，使用_来保护断电和现场最有效。（分数：2.50）A.ROMB.中断向量表C.通用寄存器D.堆栈28.DMA 工作方式下，在_之间建立了直接的数据通路。（分数：2.50）A.CPU 与外设B.CPU 与主存C.主存与外设D.外设与外设29.在 I/O 设备与主机间进行数据传输时，CPU 只需在开始和结束时进行少量处理，而无须干预数据传送过程的是_方式。（分数：2.50）A.中断B.程序查询C.无条件传送D.直接存储器存取30.在输入输出控制方法中，采用_可以使得设备与主存间的数据块传送无需 CPU 干预。（分数：2.50）A.程
10、序控制输入输出B.中断C.DMAD.总线控制31.以下关于计算机系统中断概念的叙述中，正确的是_。（分数：2.50）A.由 I/O 设备提出的中断请求和电源掉电都是可屏蔽中断B.由 I/O 设备提出的中断请求和电源掉电都是不可屏蔽中断C.由 I/O 设备提出的中断请求是可屏蔽中断，电源掉电是不可屏蔽中断D.由 I/O 设备提出的中断请求是不可屏蔽中断，电源掉电是可屏蔽中断32._不属于系统总线。（分数：2.50）A.ISAB.EISAC.SCSID.PCI33.总线复用方式可以_。（分数：2.50）A.提高总线的传输宽度B.增加总线的功能C.减少总线中信号线的数量D.提高 CPU 利用率34.
11、在计算机系统中采用总线结构，便于实现系统的积木化构造，同时可以_。（分数：2.50）A.提高数据传输速度B.提高数据传输量C.减少信息传输线的数量D.减少指令系统的复杂性35.以下关于 RISC 和 CISC 的叙述中，不正确的是_。（分数：2.50）A.RISC 通常比 CISC 的指令系统更复杂B.RISC 通常会比 CISC 配置更多的寄存器C.RISC 编译器的子程序库通常要比 CISC 编译器的子程序库大得多D.RISC 比 CISC 更加适合 VLSI 工艺的规整性要求36.Flynn 分类法基于信息流特征将计算机分成 4 类，其中_只有理论意义而无实例。（分数：2.50）A.指令
12、种类丰富B.高效的流水线操作C.寻址方式较少D.硬布线控制通常可以将计算机系统中执行一条指令的过程分为 3 步：取指令，分析指令和执行指令。若取指令时间为4t，分析时间为 2t。执行时间为 3t，按顺序方式从头到尾执行完 600 条指令所需时间为_t；若按照执行第 i 条，分析第 i+1 条，读取第 i+2 条重叠的流水线方式执行指令，则从头到尾执行完 600 条指令所需时间为_。（分数：5.00）A.2400B.3000C.3600D.5400A.2400B.2405C.3000D.3009中级软件设计师上午试题-计算机组成与结构(一)-2 答案解析(总分：100.00，做题时间：90 分钟
13、)一、单项选择题(总题数：38，分数：100.00)1.三总线结构的计算机总线系统由_组成。（分数：2.50）A.CPU 总线、内存总线和 IO 总线B.数据总线、地址总线和控制总线 C.系统总线、内部总线和外部总线D.串行总线、并行总线和 PCI 总线解析：解析 总线线路都可以归为三类：即数据总线、地址总线和控制总线。2.属于 CPU 中算术逻辑单元的部件是_。（分数：2.50）A.程序计数器B.加法器 C.指令寄存器D.指令译码器解析：解析 算术逻辑运算单元 ALU(Arithmetic and Logic Unit)主要完成对二进制数据的定点算术运算(加减乘除)、逻辑运算(“与”、“或”
14、、“非”、“异或”)以及移位操作。3.在 CPU 中，常用来为 ALU 执行算术逻辑运算，并提供数据，暂存运算结果的寄存器是_。（分数：2.50）A.程序计数器B.状态寄存器C.通用寄存器D.累加寄存器 解析：解析 在运算器中，累加寄存器是专门存放算术或逻辑运算的一个操作数和运算结果的寄存器，能进行加、减、读出、移位、循环移位和求补等操作，是运算器的主要部分。4.某机器字长为 n，最高位是符号位，其定点整数的最大值为_。（分数：2.50）A.2n-1B.2n-1-1 C.2nD.2n-1解析：解析 由于最高位是符号位，因此最大的定点整数是： 5.海明码利用奇偶性检错和纠错，通过在 n 个数据位
15、之间插入 k 个检验位，扩大数据编码的码距。若n=48，则 k 应为_。（分数：2.50）A.4B.5C.6 D.7解析：解析 n 和 k 满足关系：2 k -1n+k，题中 n=48，k 为 6 可满足上述关系式。6.指令寄存器的位数取决于_。（分数：2.50）A.存储器的容量B.指令字长 C.数据总线的宽度D.地址总线的宽度解析：解析 当 CPU 执行一条指令时，先把它从内存储器读取到缓冲寄存器中，再送入指令寄存器 IR 暂存，IR 是用来存放要执行的指令的，所以很明显跟指令的长度有关。7.若计算机存储数据采用的是双符号位(00 表示正号、11 表示负号)，两个符号相同的数相加时，如果运算
16、结果的两个符号位经_运算得 1，则可断定这两个数相加的结果产生了溢出。（分数：2.50）A.逻辑与B.逻辑或C.逻辑同或D.逻辑异或 解析：解析 本题考查逻辑运算，两个相同符号位经过异或可以得到 1，说明符号位不同，发生了变化，因此可以判断这两个数相加的结果产生了溢出。8.在 CPU 中，_不仅要保证指令的正确执行，还要能够处理异常事件。（分数：2.50）A.运算器B.控制器 C.寄存器组D.内部总线解析：解析 控制器负责完成协调和指挥整个计算机系统的操作，是发布命令的决策机构。运算器是数据加工部件，负责执行算术运算和逻辑运算。寄存器一般用来保存程序的中间结果，为随后的指令快速提供操作数，从而
17、避免把中间结果存入内存，再读取内存的操作。内部总线将处理器内部的所有结构单元相连。9.循环冗余校验码(CRC)利用生成多项式进行编码。假设数据位为 k 位，校验位为 r 位，则 CRC 码的格式为_。（分数：2.50）A.k 个数据位之后跟 r 个校验位 B.r 个校验位之后跟 k 个数据位C.r 个校验位随机加入 k 个数据位中D.r 个校验位等间隔地加入 k 个数据位中解析：解析 循环冗余校验码利用生成多项式为 k 个数据位产生 r 个校验位来进行编码，其编码长度为k+r。编码的格式为： 10.以下关于数的定点表示和浮点表示的叙述中，不正确的是_。（分数：2.50）A.定点表示法表示的数(
18、称为定点数)常分为定点整数和定点小数两种B.定点表示法中，小数点需要占用一个存储位 C.浮点表示法用阶码和尾数来表示数，称为浮点数D.在总位数相同的情况下，浮点表示法可以表示更大的数解析：解析 定点数是小数点位置固定不变的数。定点数分定点整数和定点小数，前者约定小数点在最低有效值位之后，后者约定小数点在最高有效值位之前。可见，在定点表示法中，小数点不需要占用存储位。11.若某条无条件转移汇编指令采用直接寻址，则该指令的功能是将指令中的地址码送入_。（分数：2.50）A.PC(程序计数器) B.AR(地址寄存器)C.AC(累加器)D.ALU(逻辑运算单元)解析：解析 由于是采用直接寻址，指令所要
19、的操作数存放在内存中，在指令中直接给出该操作数的有效地址 EA，即内存地址，该地址与指令的操作码一起存放在内存的代码段，但操作数一般存放在数据段中，所以必须先求出操作数的物理地址，然后才能在数据段中取得操作数。如操作数在数据段中，则物理地址=16(DS)+EA。12.在 CPU 的寄存器中，_对用户是完全透明的。（分数：2.50）A.程序计数器B.指令寄存器 C.状态寄存器D.通用寄存器解析：解析 作为高速存储单元，微处理器内部有多种寄存器，用于暂时存放程序执行过程中的代码和指令。有些寄存器对应用人员来说是不可见的，不能直接控制。例如，保存指令代码的指令寄存器。所以它们被称为透明寄存器。这里的
20、“透明”(Transparency)是计算机学科中常用的一个专业术语，表示实际存在，但从某个角度看好像没有。13.CPU 中译码器的主要作用是进行_。（分数：2.50）A.地址译码B.指令译码 C.数据译码D.选择多路数据至 ALU解析：解析 译码器是控制器中的主要部件之一。计算机能且只能执行“指令”。指令由操作码和操作数组成。操作码表示要执行的操作性质，即执行什么操作，或做什么；操作数是操作码执行时的操作对象，即对什么数进行操作。计算机执行一条指定的指令时，必须首先分析这条指令的操作码是什么，以决定操作的性质和方法，然后才能控制计算机其他各部件协同完成指令表达的功能。这个分析工作由译码器来完
21、成。14.在 CPU 中用于跟踪指令地址的寄存器是_。（分数：2.50）A.地址寄存器(MAR)B.数据寄存器(MDR)C.程序计数器(PC) D.指令寄存器(IR)解析：解析 程序计数器是用于存放下一条指令所在单元的地址的地方，执行指令时，CPU 将自动修改程序计数器的内容，因此，在 CPU 中用于跟踪指令地址的寄存器就是程序计数器。地址寄存器保存当前CPU 所访问的内存单元的地址；当 CPU 要执行一条指令时，先把它从内存取到数据缓冲寄存器中，再送入指令寄存器 IR 暂存，指令译码器根据 IR 的内容产生各种微操作命令，控制其他的组成部件工作，完成所需的功能。15.原码表示法和补码表示法是
22、计算机中用于表示数据的两种编码方法，在计算机系统中常采用补码来表示和运算数据，原因是采用补码可以_。（分数：2.50）A.保证运算过程与手工运算方法保持一致B.简化计算机运算部件的设计 C.提高数据的运算速度D.提高数据的运算精度解析：解析 使用补码，可以将符号位和其他位统一处理，同时，减法也可以按照加法来处理。另外，两个用补码表示的数相加时，如果最高位有进位，则进位会被舍弃。可见，采用补码可以简化运算及其电路。16.计算机中的浮点数由三部分组成：符号位 S，指数部分 E(称为阶码)和尾数部分 M。在总长度固定的情况下，增加 E 的位数或减少 M 的位数可以_。（分数：2.50）A.扩大可表示
23、的数的范围同时降低精度 B.扩大可表示的数的范围同时提高精度C.减小可表示的数的范围同时降低精度D.减小可表示的数的范围同时提高精度解析：解析 浮点数能表示的数值范围主要由阶码决定，所表示数值的精度由尾数决定。可见在总长度固定的情况下，增加阶码的位数、减少尾数的位数可以扩大数值的范围同时降低精度。17.计算机采用分级存储体系的主要目的是为了解决_的问题。（分数：2.50）A.主存容量不足B.存储器读写可靠性C.外设访问效率D.存储容量、成本和速度之间的矛盾 解析：解析 为了解决对存储器要求容量大、速度快、成本低三者之间的矛盾，目前通常采用多级存储器体系结构，即使用高速缓冲存储器、主存储器和外存
24、储器。高速缓冲存储器：存取指令和数据，存取速度快，但存储容量小。主存储器：存放计算机运行期间的大量程序和数据，存取速度较快，存储容量不大。外存储器：存放系统程序、大型数据文件及数据库，存储容量大，成本低。18.内存按字节编址从 A5000 到 DCFFFH 的区域，其存储容量为_。（分数：2.50）A.123KBB.180KBC.223KBD.224KB 解析：解析 DCFFFH-A5000H+1H=38000H=224KB。19.若用 256K8bit 的存储器芯片，构成地址 40000000H 到 400FFFFFH，且按字节编址的内存区域，则需_片芯片。（分数：2.50）A.4 B.8C
25、.16D.32解析：解析 内存区域从 40000000H 到 0400FFFFFH，占用的字节数为： 400FFFFH-40000000H+1=10000H=10000 0000 0000 0000 0000B=220=1024K 一片 256K8bit 的存储器芯片的存储容量为 256KB，需要的芯片数为 1024256=4。20.常用的虚拟存储器由_两级存储器组成。（分数：2.50）A.主存辅存 B.主存网盘C.Cache主存D.Cache硬盘解析：解析 虚拟存储器是为了给用户提供更大的随机存取空间而采用的一种存储技术。它将内存与外存结合使用，好像有一个容量极大的内存储器，工作速度接近于主
26、存，每位成本又与辅存相近，在整机形成多层次存储系统。所以虚拟存储器有主存和辅存两级存储器组成。地址编号从 80000H 到 BFFFFH，且按字节编址的内存容量为_KB，若用 16K4bit 的存储器芯片构成该内存，共需_片。（分数：5.00）A.128B.256 C.512D.1024解析：A.8B.16C.32 D.64解析：解析 从 80000H 到 BFFFFH 有 BFFFFH-80000H+1 个地址单元，即 40000H 个地址单元。若按字节编址，有 218 个字节，即 256KB。若用 16K4bit 的存储芯片，需要(256K24bit)/(16K4bit)=32 片芯片。2
27、1.在程序执行过程中，Cache 与主存的地址映像由_。（分数：2.50）A.硬件自动完成 B.程序员调度C.操作系统管理D.程序员与操作系统协同完成解析：解析 CPU 对存储器的访问，通常是一次读写一个字单元。当 CPU 访问 Cache 不命中时，需将存储在主存中的字单元连同其后若干个字一同调入(Cache 中。由于 CPU 首先访问的是 Cache，并不是主存。为此，需要一种机制将 CPU 的访主存地址转换成 Cache 地址。而主存地址与 Cache 地址之间的转换是与主存块与 Cache 块之间的映射关系紧密联系的。22._不属于按寻址方式划分的一类存储器。（分数：2.50）A.随机
28、存储器B.顺序存储器C.相联存储器 D.直接存储器解析：解析 相联存储器是按内容访问的一种存储器，是按访问方式划分的。存储器按访问方式可分为按地址访问的存储器和按内容访问的存储器。23.位于 CPU 与主存之间的高速缓冲存储器 Cach 用于存放部分主存数据的拷贝，主存地址与 Cache 地址之间的转换工作由_完成。（分数：2.50）A.硬件 B.软件C.用户D.程序员解析：解析 CPU 对存储器的访问，通常是一次读写一个字单元。当 CPU 访问 Cache 不命中时，需将存储在主存中的字单元连同其后若干个字一同调入 Cache 中。由于 CPU 首先访问的是 Cache，并不是主存。为此，需
29、要一种机制将 CPU 的访主存地址转换成 Cache 地址。而主存地址与 Cache 地址之间的转换是与主存块与 Cache 块之间的映射关系紧密联系的。24.内存单元按字节编址，地址 0000A000H0000BFFFH 共有_个存储单元。（分数：2.50）A.8912KB.1024KC.13KD.8K 解析：解析 存储单元的个数 0000BFFFH-0000A000H+1=00001FFFH+1=00002000H=2 13 =8K。25.相联存储器按_访问。（分数：2.50）A.地址B.先入后出的方式C.内容 D.先入先出的方式解析：解析 相联存储器是一种按内容访问的存储器。其工作原理是
30、把数据或数据的某一部分作为关键字，将该关键字与存储器中的每一个单元进行比较，找出存储器中所有与关键字相同的数据字。26.中断向量可提供_。（分数：2.50）A.I/O 设备的端口地址B.所传送数据的起始地址C.中断服务程序的入口地址 D.主程序的断电地址解析：解析 计算机发生中断时各个寄存器和程序计数器所指向的内容，或者其中所存的内容在发生中断时，可以将这些向量暂时的存储在另一个地方，而当执行完别的程序时，可以从暂存的地方将中断向量取出放入原来的位置，从而可以执行原来中断的程序，即中断向量可描述中断服务程序的入口地址。27.为了便于实现多级中断嵌套，使用_来保护断电和现场最有效。（分数：2.5
31、0）A.ROMB.中断向量表C.通用寄存器D.堆栈 解析：解析 多重中断时，每次中断出现的断点都必须保存起来。中断系统对断点的保存都是在中断周期内由中断指令实现的，对用户是透明的。断点可以保存在堆栈中，由于堆栈先进后出的特点，依次将程序的断点压入堆栈中。出栈时，按相反顺序便可准确返回到程序间断处。28.DMA 工作方式下，在_之间建立了直接的数据通路。（分数：2.50）A.CPU 与外设B.CPU 与主存C.主存与外设 D.外设与外设解析：解析 在 DMA 模式下，CPU 只须向 DMA 控制器下达指令，让 DMA 控制器来处理数据的传送，数据传送完毕再把信息反馈给 CPU，这样就很大程度上减
32、轻了 CPU 资源占有率。DMA 请求仅仅使 CPU 暂停一下，不需要对断点和现场的处理，并且是由 DMA 控制外设与主存之间的数据传送，无需 CPU 的干预，因此 DMA工作方式下，在主存与外设之间建立了直接的数据通路。29.在 I/O 设备与主机间进行数据传输时，CPU 只需在开始和结束时进行少量处理，而无须干预数据传送过程的是_方式。（分数：2.50）A.中断B.程序查询C.无条件传送D.直接存储器存取 解析：解析 CPU 与外设之间交换数据的方式有直接程序控制方法、中断方法、直接存储器存取方法和通道控制方法。 直接程序控制方法分为：无条件传送和程序查询。在无条件传送情况下，外设总是准备
33、好的，外设可无条件地随时接收 CPU 输出的数据，也可无条件地随时向 CPU 输入数据。在程序查询方式下，则需要 CPU 执行程序查询外设的状态，判断外设是否准备好了。 中断方式下，数据传送的基本过程是：当 I/O 系统与外设交换数据时，CPU 无须等待，也不必查询 I/O 的状态，可以去处理其他任务。当 I/O 系统完成了数据传输后则向 CPU 发送中断信号，然后 CPU 保存正在执行的现场，转入 I/O 中断服务程序，完成与 I/O 系统的数据交换，再返回程序继续执行。 可见，不论是无条件传送、利用查询方式传送还是利用中断方式传送，都需要由 CPU 通过执行程序来实现，限制了数据的传输速度
34、。 直接存储器存取方式则是通过硬件实现主存与 I/O 设备间的直接数据传送，在数据传送的过程中不需要CPU 的任何干涉，只需要 CPU 在过程开始时和在过程结束时的处理。30.在输入输出控制方法中，采用_可以使得设备与主存间的数据块传送无需 CPU 干预。（分数：2.50）A.程序控制输入输出B.中断C.DMA D.总线控制解析：解析 DMA(Direcet Memory Access)技术通过硬件控制将数据块在内存和输入输出设备间直接传送，不需要 CPU 的任何干涉，只需 CPU 在过程开始启动与过程结束时的处理，实际操作由 DMA 硬件直接执行完成，CPU 在传送过程中可做别的事情。31.
35、以下关于计算机系统中断概念的叙述中，正确的是_。（分数：2.50）A.由 I/O 设备提出的中断请求和电源掉电都是可屏蔽中断B.由 I/O 设备提出的中断请求和电源掉电都是不可屏蔽中断C.由 I/O 设备提出的中断请求是可屏蔽中断，电源掉电是不可屏蔽中断 D.由 I/O 设备提出的中断请求是不可屏蔽中断，电源掉电是可屏蔽中断解析：解析 按照是否可以被屏蔽，可将中断分为两大类：不可屏蔽中断(又叫非屏蔽中断)和可屏蔽中断。不可屏蔽中断源一旦提出请求，CPU 必须无条件响应，而对可屏蔽中断源的请求，CPU 可以响应，也可以不响应。典型的非屏蔽中断源的例子是电源掉电，一旦出现，必须立即无条件地响应，否
36、则进行其他任何工作都是没有意义的。典型的可屏蔽中断源的例子是打印机中断，CPU 对打印机中断请求的响应可以快一些，也可以慢一些，因为让打印机等待是完全可以的。32._不属于系统总线。（分数：2.50）A.ISAB.EISAC.SCSI D.PCI解析：解析 系统总线又称内总线，其速度对系统性能有极大的影响。常见的系统总线有 ISA 总线、EISA 总线、PCI 总线。SCSI 总线是并行外总线，广泛用于连接软硬磁盘、光盘和扫描仪等。33.总线复用方式可以_。（分数：2.50）A.提高总线的传输宽度B.增加总线的功能C.减少总线中信号线的数量 D.提高 CPU 利用率解析：解析 总线复用，指的是
37、数据和地址在同一个总线上传输的方式。由于 CPU 引脚数量有限，使得一些引脚起多个作用。采用总线复用方式，可以减少总线中信号线的数量。34.在计算机系统中采用总线结构，便于实现系统的积木化构造，同时可以_。（分数：2.50）A.提高数据传输速度B.提高数据传输量C.减少信息传输线的数量 D.减少指令系统的复杂性解析：解析 总线是一组连接各个部件的公共通信线，各个部件之间的通信关系变成面向总线的单一关系。采用总线减少了信息传输线的数量，工艺简单，线路可靠，更大的好处是系统扩充容易，维修简单，便于实现硬件系统的积木化，增加系统的灵活性。35.以下关于 RISC 和 CISC 的叙述中，不正确的是_
38、。（分数：2.50）A.RISC 通常比 CISC 的指令系统更复杂 B.RISC 通常会比 CISC 配置更多的寄存器C.RISC 编译器的子程序库通常要比 CISC 编译器的子程序库大得多D.RISC 比 CISC 更加适合 VLSI 工艺的规整性要求解析：解析 (1)指令系统：RISC 设计者把主要精力放在那些经常使用的指令上，尽量使它们具有简单高效的特色。对不常用的功能，经常通过组合指令来完成。而 CISC 计算机的指令系统比较丰富，利用专用指令来完成特定的功能，因此，处理特殊任务时效率较高。 (2)存储器操作：RISC 对存储器操作有限制，使控制简单化；而 CISC 机器的存储器操作
39、指令多，操作直接。 (3)程序：RISC 汇编语言程序一般需要较大的内存空间，实现特殊功能时程序复杂，不易设计；而 CISC汇编语言程序编程相对简单，科学计算及复杂操作的程序设计相对容易，效率较高。 (4)设计周期：RISC 微处理器结构简单，布局紧凑，设计周期短，且易于采用最新技术；CISC 微处理器结构复杂，设计周期长。 (5)应用范围：由于 RISC 指令系统的确定与特定的应用领域有关，故 RISC 机器更适合于专用机；而 CISC机器则更适合于通用机。36.Flynn 分类法基于信息流特征将计算机分成 4 类，其中_只有理论意义而无实例。（分数：2.50）A.指令种类丰富B.高效的流水
40、线操作 C.寻址方式较少D.硬布线控制解析：解析 按照 Flynn 分类法，根据计算机中指令和数据的并行状况可把计算机分成SISD、SIMD、MISD、MIMD。 单指令流单数据流(SISD)传统的计算机包含单个 CPU，它从存储在内存中的程序那里获得指令，并作用于单一的数据流。 单指令流多数据流(SIMD)单个的指令流作用于多于一个的数据流上。例如有数据 4、5 和 3、2，一个单指令执行两个独立的加法运算：4+5 和 3+2，就被称为单指令流多数据流。SIMD 的一个例子就是一个数组或向量处理系统，它可以对不同的数据并行执行相同的操作。 多指令流单数据流(MISD)实际上用多个指令作用于单
41、个数据流的情况很少见，这种冗余多用于容错系统。 多指令流多数据流(MIMI)这种系统类似于多个 SISD 系统。实际上，MIMD 系统的一个常见例子是多处理器计算机，如 Sung 企业级服务器。通常可以将计算机系统中执行一条指令的过程分为 3 步：取指令，分析指令和执行指令。若取指令时间为4t，分析时间为 2t。执行时间为 3t，按顺序方式从头到尾执行完 600 条指令所需时间为_t；若按照执行第 i 条，分析第 i+1 条，读取第 i+2 条重叠的流水线方式执行指令，则从头到尾执行完 600 条指令所需时间为_。（分数：5.00）A.2400B.3000C.3600D.5400 解析：A.2400B.2405 C.3000D.3009解析：解析 按顺序方式需要执行完一条执行之后再执行下一条指令，执行 1 条指令所需的时间为4t+2t+3t=9t，执行 600 条指令所需的时间为 9t600=5400t。 若采用流水线方式，则处理过程如下图所示，可见执行完 600 条指令所需要的时间为4t600+2t+3t=2405t。
