1、中华人民共和国航空工业标准HB/Z 301-97 航空电子系统和设备测试性设计指南1997-09-23发布1997-10-01实施中国航空工业总公司批准目次1 主题内容与适用范围. . . . . . . . . . . . . . . . (1 ) 2 引用标准. . . . . . . . . . . . . . . . . I . (1) 3 术语. . 411. . . . . . . . . . . .(1) 4 一般要求.(1)5 详细要求. . .仍)5.1 系统及设备测试性设计指南. . . (5) 5.2 系统及设备BIT设计指南. . . . . . (8) 5.3 模块测
2、试性设计指南1. . . . .(11) 5.4 模块BIT/BITE设计指南(13)中华人民共和国航空工业标准航空电子系统和设备测试性设计指南1 主题内容与适用范围HB/Z 301 -97 本标准提供了航空电子系统和设备测试性设计的一般原则和有关设计技术。本标准适用于航空电子系统和设备的测试性设计。2 引用标准GJB 280 飞机内部时分制指令/响应式多路传输数据总线GJB 451 可靠性维修性术语GJB 2547 装备测试性大纲3 术语本标准中的术语均按GJB451和GJB2547中的规定。4 一般要求4.1 测试性设计应保证a.各种检测手段能将系统和设备中的所有故障都检测和隔离到;b.测
3、试点的可达性以便快速测试;C.通过提供兼容的、费效比最佳的测试系统降低保障系统复杂性;d.通过提供标准的硬件和软件降低机内测试(BIT)和自动测试设备(ATE)的测试复杂性;e.进行板衡分析，以便以最佳的费效比达到所要求的测试性水平。4.2 测试性设汁应与产品的其他设计同步进行并相互协调;4.3 机内测试设备(BITE)的重量一般不应超过被测单元重量的10%; 4.4 BIT电路的可靠性应至少比被测电路高一个数量级;4.5 在测试性设计过程中，应着重考虑下述方面4.5.1 测试容差测试容差应是倒锥形的，即从外场级到后方级应逐渐减小(如图1所示)。中国航空工业总公司1997-09-23发布199
4、7-10-01实施H/Z 301-97 负容差正系统性能费求外场级测试容差一一一野战级测试容差一一一后1f级测试容茬工厂测试容差设计容是一一一一-一-名义设计值图1测试性容差锥4.5.2 传感器传感器是将特定参数转换为适合于测试设备测量形式的装置，它分无源和有源两种。无源传感器是指除被测信号外，不要求施加电源的传感器;有源传感器是指除被测信号外，要求施加电源的传感器。在测试性设计时应尽量保证:a.采用无源传感器。如必须使用有源传感器(如提供利用无源传感器不能得到的信息)时，应使其对电路与传感器组合的可靠性影响最小;b.避免使用需要校准(初始校准或其他校准)的传感器;C.所有传感器均应有良好的抗
5、干扰能力，必要时采用滤披器或屏蔽使电磁辐射对传感器造成的干扰最小;d.传感器的灵敏度对系统分辨率必须适当，信号输出形式应适应测试系统要求，并且有足够的频率响应;e.负载影响和失真最小，能适应工作环境;f.传感器的测量范围应满足测试系统规范要求;g.传感器的可靠性、维修性应满足规定要求，不应影响系统的可靠性及维修性。h.为获得宽频带动态数据，压力传感器应尽量安装在靠近压力敏感点的地方;L应考虑测试介质和敏感元件之间的热惯性(滞后)。4.5.3 指示器指示器通常包括空勤人员指示器、故障指示器和维修控制板D在测试性设计时应考虑:a.所选指示器应便于使用和维修人员观察和理解;b.指示器应尽量集中布局，
6、以便综合显示多种系统信息;C.系统状态和警告或警戒指示器的设计应符合空勤人员使用要求，系统状态指示器应提供系统准备或功能良好和不好的指示:d.故障指示器应能连续显示故障信号。对外场可更换单元(LRU)级的故障指示器来讲，当电源中断或移去时，应能保持最近的测试结果。当产品处于其正常安装位置时，维修人员应能看到所有故障指示器;e.维修控制板应设在便于维修人员对LRU进行原位检查和操作的地方。维修控制板至2 HB/Z 301-97 少应由几个可见故障指示器构成，它可指出哪个LRU故障。4.5.4 初始化系统或设备应以确定的初始状态开始故障隔离。a.系统或设备的初始状态应是唯一的，以保证对给定的故障进
7、行重复测试时能得到相同的响应;b.应使用外部控制联接的线与(或)作为使逻揭元件初始化的手段:C.应采用尽可能短的序列，把所有时序电路初始化到一个己知的初始状态。4.5.5 测试可控性测试可控性是指确定或描述有关信号可被控制的程度的一种设计特性。a.应提供专用的测试输入信号、数据通路和电路，以便使测试系统(BIT和ATE)能够控制内部元器件的工作进而检测和隔离内部故障。应特别注意对时钟线、清零线、反馈环路的断开以及三态器件的独立控制;b.数字电路设计应尽量避免使用大的存储器装置，如1024位或更大的随机存储器(RAM)加上大量的标准逻辑，因为这些装置需要专用测试技术和设备;除非该电路具有BIT功
8、能DC.应避免使用需要周期刷新的动态装置，如动态存储器和某些基于动态逻辑的微处理机，否则应为这些装置提供独立时钟以提高测试性;d.所有输入、输出信号应与甘L相兼容;e.应提供振荡器和单稳态器件，以便能利用外部逻幅信号断开电路和提供正常情况下从外部引入其功能的通道;f.大的反馈回路、长的逻辑通道、长的i十数器(超过8位)应可断开，且最好能在1/0连接器处或通过外部控制的逻辑信号来断开。4.5.6 测试可观测l性测试可观测性是指确定或描述有关信号可被观测的程度的一种设计特性。a.应提供测试点、数据通路和电路，使测试系统(BIT和ATE)能够观测被测单元内部故障的特征信号和参数，以便于故障检测和隔离
9、。测试点的选择应保证可准确地确定重要的内部节点的数据:b.在条件允许时，使用空的o管脚作为到内部节点(即不可达的)的通道;C.使用奇偶发生器提供数字印制电路板(PCB)的可观测性;d.选择测试点使之最易接近内部节点;e.在需要且条件允许时，可在PCB上用发光二极管显示并指示重要电路的工作情况;f.对关键功能或部位的显示，应提供可选择的测试方法，如按钮测试，以便有效地验证其工作情况;g.使用多路转换器来减少故障隔离使用的边缘连接器输出端子数、调整和测试点数。4.5.7 被测单元与测试设备的兼容性为了减少或消除大量的专用接口装置，被测单元(mJT)在电气上和结构上应与ATE相兼容。确定兼容性要求应
10、考虑下述各方面:3 a.功能模块化程度;b.功能独立性;C.是否需要调整;d.是否需要特殊测试环境;e.激励和测量精度;f.测试点的特性;g.预热。HB/Z 301-97 4.5.8 连接器连接器分为器件连接器和模块连接器。4.5.8.1 器件连接器a.器件连接器的针脚布局应采用标准形式，电源电压信号、数字与模拟信号的触点的安排应与集成电路中的类似，如对于16针器件连接器，针8=接地，针16=电源电压ib.如果必须使用一个以上的测试连接器时，信号应合理地采集口数字和模拟信号应分别送到相应的连接器中:少;C.高压或高频信号输出端应优先安排在连接器中间以便使电磁干扰最小;d.相同类型的连接器应进行
11、编号以避免错误连接或损坏;e.对敏感或高频信号应采用同轴线连接，以便最大程度地避免外部的电磁干扰;i连接器应安装在可达性良好的地方，以便进行更换和修理;g.如果可能的话，应使用无插拔力(ZIF)连接器，使在插、拔连接器时所需的力最小;h.为了保证测试设备与被测单元的连接更简单和有效，器件连接器的数量应尽可能的1.应避免使用专用的插、拔工具D4.5.8.2 模块连接器a.只要有可能，在同一类设备中，组件和模块应尽量采用相同类型的连接器;b.模拟连接器中所有功能触点，包括电源电压、接地连接和所有测试触点均应以与器件连接器相同的方式进行布局;C.连接器的选择应保证仅用微小的力就可装拆，以防止连接器承
12、受过高的机械应力;d.当修理费用比插件板还贵时应考虑使用标准插件板;e.如果功能连接器不能提供足够的内部测试点，在组件块内应仅考虑使用测试连接器，如集成电路(lC)插座;f.在与自动测试设备一起使用时，应避免通过中断机械连接或利用IC接线柱访问测试点的数据。4.5. 9 测试及维修(M)总线采用标准TM总线可改善模块和系统测试的有效性，标准TM总线一般应完成下述功能:a. UUT的输入模式信息;b. UUT的输出模式信息;4 C.时钟信号:d.访问;e.启动或禁止控制;f.中断;g.复位。HB/Z 301-97 这些功能以并行方式实施可使数据传输速率最大，但要求增加输入和输出插针数量，采用串行
13、方法可减少输入、输出插针的数量，但存在的问题是数据传输速率较低。较好的方法是对测试、维修控制和数据信息采用串行信号总线。5 详细要求5.1 系统及设备测试性设计指南5. 1. 1 设计过程中考虑的主要因素5. 1. 1. 1 测试性要求确定与分配测试性要求包括定量和定性要求，它是承制方开展测试性设计的主要依据。对于飞机来讲，目前在战术技术指标中对测试性要求己有明确的规定。如果在战技指标中没有规定测试性要求，那么承制方应根据与战备完好性有关的要求来确定测试性要求。此外对于系统级以下的产品层次，其测试性要求需要通过测试性分配来获得。5. 1. 1.2 功能划分功能划分一般应保证一个可更换单元上仅有
14、一种功能，以便可以将故障直接隔离到一个可更换单元。如果在一个可更换单元上必须具有几个功能的话，那么就应采取有效措施保证可以对各个功能进行单独测试。在功能划分后，必须认真分析和设计各功能间的接口，以保证状态监控和诊断的正确性口设备中1/0插针数必须满足预期要使用的ATE的要求，这是模块划分时的一个重要约束条件。此外在模块划分时还应保证为BIT/A四提供足够的测试点和测试可观测性，以便达到产品的测试性要求。如果划分得当，当BIT/ATE检测到一个故障时，它就能很快确定故障的位置口系统划分应保证无需拆下LRU，即可将信号输入给各个LRU并可对每个LRU进行拙立测试。5.1.1.3 确定测试容差系统设
15、计人员及测试人员必须使用容差锥来确定规范设计值和容差值，以避免由于正常漂移、耗损、环境影响、测试设备测量精度或噪声等因素所引起的问题。如果各维修级之间的容差都相同，那么就可能出现在外场测试时是故障的产品，而到野战或后方级却是良好的情况，即造成大量的重测合格(RTOK)。因此在相邻维修级别间，其测试容差至少应考虑测试设备精度和环境因子的影响。此外各维修级别的测试环境应保证相类似。确定测试容差时，通常应考虑下述因素:a.需要测试的信号或参数的性能范围;5 HB/Z 301一97b.被测信号或参数可以接受的性能范围，在该范固内的测试值作为通过(GO).范围外的值作为不通过(NO-); C.测试误差相
16、对于容差应是足够小的，即BIT精度应足够高。5. 1. 1.4 测试性权衡测试性权衡是测试性设计的一项重要工作。测试性权衡通常应包括:a.在各维修级别采用BIT和A的程度;b.由BlTE、传感器还是由诊断软件来检测故障;c. BIT自测试能力;d.采用联机BIT和脱机BIT的程度;e.系统状态监控中故障趋势分析能力。5. 1. 2 系统及设备测试性设计准则5.1.2.1 连接和电缆的缚设电子系统和设备的连接器和电缆是影响测试性的重要因素。a.应尽量采用超大规模集成(VLSI)技术和光纤电缆并利用串行方法传送数据;b.连接器和导线类型应标准化以改善测试和保障条件，连接器的类型应最少;c.提供有效
17、的连接器识别锁销、彩色编码和标志以防止错误连接;d.在连接器周围提供足够的间隙，以便可以在较短时间内连接或断开电缆;e.导线或电缆上应有标志(最好是彩色标志)，以便对其进行识别;f.连接器中电源、接地和其他常用的信号插针的位置应标准化;g.应保证从连接器上即可存取所有LRU及设备的关键节点(或测试点)的信息，以避免使用内部的LRU探针或通道;h.避免采用隐藏电缆(即一个电缆在另一个电缆或LRU等的后面); 1.在所有多导线电缆中至少应提供10%的备用导线，以便在任何连接器断开后，可以在每个LRU的终端进行4快速的重新布线而无需拉出较长的电缆;J.避免采用直角外壳的连接器。如果不可避免，在电缆缚
18、设时应特别注意每根电缆的位置以防磨损或伤人。5.1.2.2 电源在航空电子系统中应使用标准电源，以便易于与标准的ATE互连，从而减少测试时间和由于没有设计功能适配电路而造成的浪费。5. 1. 2.3 计算机、控制器连接总线的软件a.应能在任何时刻通过遥控或复位开关或按钮将系统复位;b.应保证能直接访问地址总线和数据总线，以便AT卫可以直接从系统和各个部件读取数据;C.在系统、设备和四U之间采用标准通信接口，以便不相似的系统和具有GJB289总线传输能力的所有ATE可以在没有适配器的情况下，连接在一起;性;6 d.将系统软件按系统功能分成通用的软件模块/结构以改善软件和硬件各个功能的测试HB/Z
19、 301-97 e.采用高级语言，以便于系统综合、测试和调试;f.尽量使用标准的通信和故障报告系统进行诊断和维修口尽量少用专门制作的ATE;g.对于余度系统，必须保证可以对各余度单元进行独立测试。5. 1. 2.4 系统测试点a.对系统测试来讲，o或读出电路的测试点应相互靠近，以便在监控读出电路的同时，执行测试;b.提供具有防污染盖的测试点，以防止由于测试点受污染造成功能失效，从而降低整个系统的测试性水平;C.测试点的设计应保证不干扰系统的正常工作;错误地设计测试点可能导致损坏功能电路。测试点应具有标准的阻抗值以便能在无需附加电路的情况下直接访问测试点。5. 1. 2.5 系统安全系统操作人员
20、和测试人员的安全是系统测试性设计期间需要特别注意的问题。比其他测试性要求更重要。a.当测试或执行任务前需要将系统盖打开时，对危险的系统或会产生危险的系统或应有明确的标志;b.提供火警、烟雾及危险探测器;这些系统加上灭火系统不仅可以保护系统本身而且可以保护在综合、测试和调试期间测试人员的安全;C.应为安全和保险装置提供目视报警信号及音响报警信号;d.为所有自动超控监控器提供目视或音响报警信号:对复杂系统来讲应包括操作员监控器以便在警报发出一定时间内操作人员未能改正错误的情况下采取其它措施;e.任何引爆电路应包括用于启动电路的一个编码序列和在其被偶然启动的情况下用于保险的开关。5.1.2.6 其他
21、测试性设计要求a.应避免测试时间和预热时间过长(大于10min)，否则应采取相应措施;b.应提供可以快速接近可更换单元的方法，以减少整个测试时间;C.当可用通用设备，如电源、控制器等时，应尽量避免使用专用设备;d.应尽量避免在系统内填入胶滞体、惰性气体或高压气体，以减少系统综合、测试、调试和修理时问:e.应尽量避免测试时要求清洁的房间，因为这样会大大增加系统综合、测试、调试等的时间和复杂性;f.应避免要求采用昂贵的高技术A白，最好使用现有的通用ATEj8可能时，应提供联机的专家诊断系统;h.应提供可中断所有反馈回路的方法;L对关键功能应提供余度电路，以便在不中断系统主功能的情况下对脱机部分进行
22、测试;J.应提供访问采用扫描技术电路的方法zk.应为系统提供自校准能力;7 HB/Z 301-97 1.应为系统测试提供所需的文件和规范。5.2 系统及设备BIT设计指南5.2.1 BIT设计中要考虑的主要因素5.2.1.1 系统将采取的维修体制采用何种维修体制是开展BIT设计时要考虑的主要问题之一，因为维修体制不同，要求BIT所具有的故障检测和隔离能力就可能不同。我国现役的军用飞机都采用三级维修体制，包括外场级(一级)、野战级(二级)和后方级(三级)。5.2. 1. 2 软件BIT与硬件BIT的权衡5.2. 1. 2. 1 软件BIT的优点a.在系统改型时，可通过重新编程得到不同的BITjb
23、.综合化更强，仅使用一定量的硬件;C.为被测系统提供输入激励和输出监控;d.可对功能区进行故障隔离;e.可将BIT门限存储在软件的固定数据区。当系统计算机或控制器可以与其他使用和测试功能分享时，采用软件BIT可以使费用减到最少。5.2. 1. 2.2 硬件BIT优点对以下软件BIT不适用的情况，可使用硬件BIToa.不能由计算机控制和检测的区域，如电源(使用目视BIT指示); b.系统内有计算机，但其存储容量不能满足故障检测和隔离的要求。5.2.1.3联机BIT与脱机BIT5.2.1.3.1 联机BIT(主动的和被动的)在系统测试中，联机BIT通常可以立即检测出关键系统的异常，所以只要联机主动
24、BIT不干扰功能系统工作或满足所要求的处理时间要求，就应尽量采用这种BIT.联机被动BIT(请求BIT)会造成正常功能的短时中断，它可用于某些系统，如雷达。但对于关键功能系统如自动驾驶仪来讲，不应采用这种BITo5.2.1.3.2脱机BIT脱机BIT主要用于在联机BIT期间系统已经出现异常的情况。运行脱机BIT时系统主功能必须停止，直到测试完毕。A 口。联机BIT的故障检测率低于脱机BIT，在系统规范中应说明耳其机和脱机BIT的最佳组5.2.1.4 系统BIT设计为了构成一个最佳的BIT设计和将自测试能力进行分配，应进行如下各种工作;a.应进行最坏情况应力分析以保证可以检测出由于温度极值、部件
25、容差和电源变化等因素综合诱发的电路故障和避免虚警率过大;b. BIT系统门限必须与低层次测试规范相一致以防止过多的无故障征候发生;C.必须进行可靠性预计以便确定故障率较高的产品D另外还应进行故障模式影响分析8 HB/Z 301-97 (FMEA)，以保证故障不会对其他单元造成有害的影响，并确定BIT所达到的实际水平;d.列出所有部件及其故障模式和有关的故障率，以便确定设立BIT的区域;e.在条件允许的地方，尽量采用联机监控，这主要由主系统和任务需求决定，需要在费用、对设计的影响、使用要求方面权衡。平均修复性维修时间是选择测试方案的依据之一。5.2.1.5 虚警率航空电子系统的BIT可以认为包括
26、系统级和单元级测试口当利用现有BIT检测出现一个NO-GO指示时，通常是利用系统级NO-GO信号间的逻辑关系进行故障定位。当BIT指示表明有多个故障时，这种方法是无效的。BIT应采用联合的方式以减少故障定位的模糊度。联合BIT主要用于消除虚警类中A故障报B故障的虚警D造成虚警的原因很多，包括环境、电子噪声和人为差错等，下面是常见的造成虚警的原因，通过消除这些因素，即可减少虚警率;a.操作员错误，它包括操作员错误使用设备或错误报告;b.潜在的BIT设计错误，这是指由于BIT设计中存在潜在的问题，造成在某种状态下出现错误，而当维修人员检查时却不能复现;C.环境诱发BIT错误，这通常可通过采用连续N
27、+l次报警后再报警技术来消除;d. BIT瞬态故障，BIT中部件降级可能会造成一个瞬态特性的故障，结果导致报告主系统中出现故障;e. BIT硬故障;f.潜在的系统设计错误，同上面的BIT设计错误类似，它是在主系统中出现潜在的错误而维修人员无法复现;g.系统瞬态故障，系统中部件降级造成BIT报告系统故障，而当维修人员检查时，又不能复现故障;h.外场级测试设备故障;1.维修人员错误;J.野战级测试设备故障;k.后方级测试设备故障口5.2.1.6 采用灵巧BIT灵巧BIT是指系统或LRU中的一种特定的BIT电路，它本身包括有专用的处理机和存储器以便在飞机上决定BIT结果的有效性，从而减少虚警率，改善
28、整个系统的战备完好性。经验表明利用灵巧BIT可以检测出传统BIT检测不到的故障，此外，灵巧BIT还可以改善故障分类和降低故障隔离的模糊度。灵巧BIT的一个主要不足是它需要大量的元器件、软件、固件存储器，从而带来附加的功耗要求，造成热耗增加进而导致可靠性水平降低。5.2. 1. 7 BIT数据记录数据记录对于连续BIT来讲是非常重要的，因为它是进行后续评估的基础。因此必须提供足够的存储容量来存储逐次监控的结果，还应使数据的数量保持在一个可管理的水平，通常9 可利用下述方法控制数据的量za.限制监控的信号数量;b.限制最大的采样速率;C.缩短数据累积的时间间隔;HB/Z301-97 d.采用循环存
29、贮堆钱，记录当前数据。5.2.1.8 BIT数据筛选为了便于设备操作人员和维修人员使用，必须对BIT所记录的数据进行归纳和评价。如何进行归纳和评价取决于所存储的BIT数据的特性。所存储的数据必须是下列任一类数据:a. BIT监控的信号每次采样时所获得的原始值;b.故障率;C.可用于计算均值和标准偏差的信号数据。为了满足系统操作人员的要求，所存储的BIT数据必须能被检索和归纳以便为操作人员提供反映设备状态的实时信息D如果设备中出现一个异常，那么应告诉操作人员哪些设备的工作模式仍然是可用的，从任务一开始就应连续向操作人员提供设备状态信息直到完成任务为止。为了满足维修人员的要求，所存储的BIT数据必
30、须保证能够在任务后进行检索和归纳，必要时，还可存储起来供以后使用。对维修人员来讲，BIT数据筛选的过程还必须回答下述问题:a.系统是否需要维修:b系统哪个单元发生故障。5.2.2 系统和设备BIT设计准则a.任务关键功能必须由BIT进行监控;b. BIT容差的设定应保证在预期的工作环境中故障检测率最大而虚警率最小;c. BIT故障检测器的设计应保证满足操作人员和维修人员的要求:d.系统的关键功能应使用并行BIT来监控，必须使由于采用余度电路造成的故障掩盖的可能性最小;e.作为一个设计目标，BIT的可靠性应比所监控电路的可靠性高一个数量级。如果BIT电路的故障率较高，那么就会对系统可靠性带来严重
31、的影响;f. BIT必须设计成故障安全的。当BIT电路本身发生故障时，应给出一个故障指示;g.必须在系统和设备级确定每个诊断测试的激励和响应数据。应保证在工厂测试和现场设备维修时采用相同的数据，这将使专用软件的数量最小:h.提供测试序列的人工控制方法，以便可以有选择地进行独立测试或进行适当的组合测试，此外，人工控制还可用于在任何时刻中断测试;1.在设计早期应规划BIT的类型以及设备内测试点的数量和位置;J.系统和设备中的所有单元的诊断测试应能对单元是否正常工作进行评价并将故障隔离到可更换单元;k.应保证每个测试可独立进行;可对单元中的任一功能部分进行诊断;可根据优先级进10 HB/Z 301-
32、97 行测试;1.每个独立单元测试应均能提供I/NO一状态指示，并将故障隔离到故障的部件:m.在任何地方，只要可能，就应保证可随时中断每项测试，然后自动或通过操作员选择从起始点重新启动;n.单元测试设计应保证单元能够适应来自设备的错误响应(包括无响应);不一致的响应状态:不希望的状态;O.所有软件应按测试优先级设计。测试软件应采用模块设计，它应既可利用所有信息输出的子程序结构又可利用用于确定故障位置的故障字典;p.提供BIT电路(如看门狗计时器)以监测计算机及控制器活动;BIT电路应设置在它测试的设备级，以便当设备从主系统上拆下来后仍可用8IT对设备进行测试;q.应为系统控制板提供一个灯检查按
33、钮，以供系统工作或系统测试前使用;r.采用标准的BIT结构(包括硬件和软件)以便使BIT费用最小;S.在机载航空电子系统中，任务关键的故障应传送到驾驶员的平显上并伴随音响报警信号;t.应保证在系统用户手册中含有BIT没有包括的故障的指示，如系统没有接通电源或系统正在不正确的环境下(如错误高度等)使用;U.地面维修BIT在系统控制板上应有一个专用的开关以便用人工替代BIT程序。这样当需要时即可重新启动关键系统功能;V.所有自测试程序应与功能固件分开存储，以便测试软件出问题时不会造成系统功能固件出问题;W.对高功率系统和设备，高功率部分应利用自视或音响和BIT互锁，以便只有当系统不会危及测试人员和
34、系统安全时，才能启动系统;X.在系统中的BIT开始运行前，BIT应首先检查其本身的完好性;y.为了便于对系统故障进行修理，系统BIT诊断的故障应用清楚的文字标识来表示，而不应用代码或打开指示灯表示D5.3 模块测试性设计指南这里模块是指组件、印制电路板及电路插件，有时也称之为内场可更换单元(SRU)。5.3.1 电气指南5.3.1.1 反馈回路5.3.1.1.1 模块内反馈回路模块内反馈回路是指通过一个或多个器件传送并返回到源电路输入的电路信号通道。如果在这种电路中存在一个故障，那么该故障将通过各个器件在反馈回路内传送，从而不能进行隔离。所以内部反馈回路的设计应保证在测试期间可以中断反馈回路，
35、这种中断可以利用电气方法也可以利用机械方法。电气中断也可通过使用三态器件或将反馈信号通过一个控制开关或多路转换器传送。机械中断则可利用拆下正常工作时用于保障信号完整的跨接线或线夹来完成口5.3. 1.1.2 外部反馈回路11 HB/Z 301-97 外部反馈回路是指部分在模块内、部分在模块外的反馈回路。设计时应尽量避免这种反馈回路，尤其对反馈回路很复杂的情况。如果不可避免的话，反馈回路的接口部分应设计成可简单中断的控制点。5.3.1.2 顺序器件由于顺序器件通常需要较长的矢量序列来激励或更改器件输出，所以顺序器件可能会由于不能将顺序器件设置到已知状态而造成测试性问题。对于级联计数器来讲，如果没
36、有适当的测试控制点供测试设备隔离多个计数器和对它们进行独立测试，那么计数器不应多于两级。5.3.1.3 测试点测试点应设置在对确定模块工作状态有利的所有电路节点上。测试点的设计应保证不会由于测试点处的信号的路由选择或偶然短路造成功能电路损坏或降级。此外所有测试点设计时均应考虑测试设备可能装入带有容性、阻性和(或)感性的信号负载。如果测试点不在连接器上，那么测试点设计时还应保证测试点的可达性并留有足够的空间供测试探针或测试夹使用。5.3.1.4 余度电路容错设计往往会将电路余度元件中发生的错误掩盖起来，结果造成在测试电路输出时不能发现余度元件中的故障。所以电路中的每个余度元件应保证可独立测试(不
37、受其它余度电路的影响)，以便可以在电路输出端将故障检测出来D解决这个问题的一种方法是保证余度电路的输入和输出可能独立选择。5.3. 1. 5 其他考虑除了上述几个方面外，对电子电路的测试性设计还应注意布线逻楠、模块划分、时钟等等。5.3.2 结构设计5.3.2.1 部件的修理如果一个模块不是弃件型的，那么就应保证每个部件可以在一定的时间内进行更换或修理。修理越容易，就越容易完成测试-修理-重测循环。应尽量少用环氧树脂胶组装技术来安装拆开的电路，如板上的芯片和热粘合器件等。5.3.2.2 部件走向和标志模块上的所有部件应保证走向相同、并且可以识别，在1号插针上应加以标志，以改善部件和插件的定位。
38、所有部件(器件和连接器)应用统一的元件号和部件识别号加以标识，其位置应在部件上或靠近部件的模块上，不应在部件下面。标志应设在模块的部件-边，部件识别号应在模块的两边均标出。在有关模块的文件中应给出部件的统一的元件号以便收集部件的数据。5.3.2.3 连接器模块连接器应最大限度地标准化，以减少工厂和现场专用测试设备的数量。在系统中，模块设计应尽可能采用标准的连接器类型，连接器中电源和接地插针的安排也应标准化，使一个标准测试设备即可用于多个模块。连接器的位置应保证易于与ATE相连并留有足够的空间。5.3.3 节点访问节点访问对具有控制和监控模块节点能力的ATE来讲是非常重要的，为了提高测试性，12
39、 HB/Z 301-97 应在模块或连接器中尽可能多的设置控制和观察节点。比外，节点还应保证其可达性，以便操作人员用测试仪器，如探针，进行故障隔离。5.3.4 模块识别电阻系统中的每个模块应设计成仅具有一个特有的识别电阻口该电阻应设置在两个标准识别插针之间，以便测试设备可以在接通电源之前验证安装在A上的模块是否恰当。5.3.5 其他设计应尽量减少需要特殊准备的要求，如长时间预热、编码等。模块应设计得使这种要求越少越好。5.4 模块BIT/BITE设计指南5.4.1 通用BIT设计技术5.4.1.1 余度BIT可以通过在设计中重复被测的功能电路(产生余度)来实现D余度单元和被测电路(CUT)接受
40、相同的功能输入信号。这样实际上就有了两个被测电路，通过比较这两个电路的输出即可了解电路的工作状态，例如，如果输出值不同并且其差别超过某一门限(模拟电路), 那么就说明发生了故障。这种类型的BIT通常较为昂贵，原因是整个模块是重复的，并且需要附加一些用于实现余度的硬件口其于上述原因，余度BIT通常只用于关键功能中D余度BIT的一个主要优点是它可在模块执行其功能的同时运行BIT，附加的BIT电路不会影响功能电路。图2所示是余度BIT的一个例子，在该例中，模拟电路被重复，它们输出间的差别可以进行比较。如果差别超过了预先确定的门限，那么就会产生故障信号并进行故障锁定。被测电路余度电路复主线图2余度BI
41、T另外还可利用多个余度单元，余度单元数越多，故障检测和隔离的能力越大。如果存在两个或多个余度单元，那么就可隔离到故障的余度单元。被测电路的输出信号和每个余度单元的输出信号被反馈到能比较这些信号的电路。这种类型的比较电路通常是采用表决电路的形式，与多数信号相违背的信号即可确定为故障的信号，而其它相类似的信号则认为是正确的。无论何时，只要余度设计中存在表决电路，那么设计就必须保证A四可以对每个余度单元进行独立控制和观察。否则，余度单元中的故障就可能被掩盖。5.4. 1. 2 环绕技术13 HB/Z 301-97 环绕技术要求对微处理机及其输入和输出器件进行测试。在测试期间，从输出器件出来的数据被发
42、送到模块的输入器件。环绕可通过将来自于处理机的输出信号引到输入端并验证输入信号值来进行。环绕BIT可并行应用到数字和模拟电路中。图3所示是一个用于测试模拟和数字器件的环绕BIT的例子。在该例中，在正常使用期间，处理机输出从数字变换成模拟输出，输入从模拟变换成数字。当BIT激励时，模拟输出被连接到模拟输入，从而由处理机对该信号进行检查。微处理机ROM BIT程序图3环绕BIT5.4. 1. 3 BIT通常测试性设计准则下列测试性准则适用于所有形式的BIT设计，按照该准则设计即可保证模块的测试性要求。a.在模块连接器插针上可以访问所有BIT的控制和状态信号，从而使A四可以直接与BIT电路相连;b.
43、在模块内装入完整的BIT功能和BlTE。如果只有一部分BIT程序或BITE电路在模块内，那么在不提供丢失的那部分BIT功能的情况下，ATE就不能利用BIT程序;C.如果可能的话，应将BIT设计成故障一安全的;d. BITE应比被测电路具有更高的可靠性，否则就失去了采用BlTE的意义;e.关键电压应保证可进行自视监控;f. BIT故障应锁定在模块内，以便系统或ATE可以在任意时刻查询错误位;g. BIT测试时间应保持在一个合理的水平;h.如果在一个模块肉有许多BIT程序，那么ATE应能够对每个程序进行独立的访问和控制;i. BIT程序通常由一个处理机控制。如果在模块中存在一个这样的处理机，那么该
44、BIT程序即可由A从外部控制D如果处理机不常驻在模块内，那么A就必须能提供测试期间BIT处理机所提供的指令和程序。5.4.2 数字BIT专用技术对数字电路来讲，有许多方法可以用于实现BIT，本标准只介绍主要的方法。14 IIB/Z 301一975.4.2.1 超大规模集成(VLSI)芯片BIT模块内的某些超大规模集成器件可能已经装入了一个机内自测试(BIST)程序，它由用于控制模块BIT的处理机激励。在完成VLSI测试后，处理机可以查询VLSI的状态以验证BIST程序的正确性。如果处理机可以控制各个VLSIBIST，那么ATE应能够通过处理机或VLSI信号对各个VLSI BIST程序进行控制。
45、5.4.2.2 特征分析特征分析基本上是一种数据压缩技术。为了执行特征分析，数据必须施加到被测电路(CUT)，该电路的输出被压缩成个特征，然后与已知正确的结果进行比较。图4给出了使用特征分析执行BIT的电路的例子。在执行测试模式期间，被7IJ电路输入被从模块输入转换到规定的输入(来自标有PRG的器件)，每次当测试被激励后，这些信号必须重复一系列值。图4特征分析特征分析器中数据压缩是通过接受每个电路时钟循环的被测电路的数据来进行口在特征分析器内主要是一个多输入移位寄存器(MISR)，根据以前的数据相关寄存器反馈状态。以真实或补码逻辑状态将数据输入到MISR。于是这种特征就是一个能表示具体电路节点
46、具体测量问隔期间的时间相关的逻辑活动的特征数。该节点行为的任何变化都将产生一个能指出可能的电路缺陷的不同的特征。为产生一个有意义的特征，应保证节点上只有一个逻辑状态变化。串行数据与开始、结束和时钟信号一起被移位到寄存器。只要通过移位寄存器计算足够多的模式，剩余部分即可唯一地确定节点状态。输入激励矢量可以由机载软件或外部源(如ATE或电路内仿真程序)提供。特征分析通常使用伪随机输入。具有伪随机输入的特征分析的有效性随着顺序器件数和高输入与门器件的增加而减小。5.4.2.3 机内逻辑块观察(BILBO)技术该BIT技术是扫描通道和水平敏感扫描设计(LSSD)方案与特征分析方案相结合的技术。IIB/
47、Z 301-97 BILBOBTT设计是利用将称为BILBO寄存器(或BILBO锁存器)作为组成单元来进行的口BILBO寄存器是一个能够作为锁存器、线性移位寄存器、多输入移位寄存器、伪随机数发生器或复位寄存器的电路口在正常使用期间，BILBO寄存器作为正常寄存器，通过输入控制信号可以控制它们进入其它模式。图5是一个装有BILBO寄存器的电路。在该电路中，两个BILBO寄存器安置在组合电路的输入和输出。在正常工作期间，这些寄存器作为锁存器，利用外部控制可以将它们转到一个不同的工作模式，通过加入串行数据，可以激励移位寄存器内容。BIT启动图5机内逻辑块观察(BILBO)技术在图5设计中，要想运行B
48、IT，应首先将BILBO寄存器置于适当的模式并激励，BILBOA 被置于伪随机数发生器模式并用一个种子值激励。官将输出一系列非常接近随机模式的数字模式。利用这个寄存器可以迅速产生可重复的随机模式，这些序列就是伪随机数模式。BILBOB被置于一个多输入移位寄存器(MISR)模式，同样也被串行地激励到一个种子值。MISRBIU白可作为一个数据压缩设备并可产生一个特征。BILBOA寄存器被作为一个发生器使用伪随机数，其输出将是随机模式，如果应用足够多的模式的话，它就可以对组合逻辑进行合理的测试。该测试的结果被储存起来作为BILBOB寄存器中的一个特征。完成一定量的模式后，就可从BIL肢)B寄存器中将这些特征扫描出以便与已知的正确特征进行比较。该技术解决了对随机模式敏感的组合网络的测试生成和故障模拟问题。5.4.2.4 编码方案数据可以编码以便通过对编码数据进行简单的分析确定编码数据位中是否有错误发生。编码方案是
