1、SJ/Z 11357 2006 目U主一一.11 仁1主一一.111 仁1. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1. 1 . . . . . . . . . . . . . . . . . . .
2、. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1.2 日. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3、 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1.3 . . . 2 1.4 .3 1.5 口叮4. . . 3 2 项规范. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4、. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5 2.1 .5 2.2 乒司机目E.7 2.3 .12 2.4 、. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17 -v 3
5、IP . . . . . . . . . . . . . . 2 3.1 . Jj IP . . . . . . . . . . . . . . . . . . . . 2 3.2 . . . . . . . . . . . . . . . . . 25 A IP . . . . . . . . . . . . . . . . .27 B 日.33 I SJ/Z 11357 2006 a E司旨Qd( Soft and Hard VC Structural, Perfonnance and Physical Modeling Specification Version 2.1 附石出_t击l口
6、旨日d, 一美I号，III SJ/Z 11357 2006 1. 2. 10 1. 3 a b 2 刁亏、.，斗，.1). 、n、v 匕匕些设专circuit level netlest (RTL 、日、室主F。RTL设专、日、 , 、 SJ/Z 11357 2006 条号2.1 2.1.1 、2.1.2 2.2 2.2.1 2.2.2 2.2.3 2.2.3.1 2.2.3.2 2.2.3 .3 2.2.3 .4 交付项实现级的行为和.结构模型RTL源码单元级和电路级网表实现级的性能型基本延时模型时序分析模型耗模功耗盒求一功型一灰要一码模一与的一源求耗一盒型-yu要功一黑模-m型型型模模耗耗
7、功功级级一兀求一路求单耍一电要2.2.4 2.2.5 2.3 2.3.1 4 外围互连模型型模口接卖级建路求一理电耍一物物理模块的详细描述格式、:li|: M -R M -CM C M 注释对照检查，则对硬核为强制项(M)。Liberty, TLF, fo口natsLiberty, Sente L m集N子gA口oi d综uw可EJ Dm EH V OO 0,=-d表日快网NMCM CR 岛f岛f如果需要更精确的功耗模型，则为推荐项(R)。如果需要更精确的功耗模型，(R)，对硬核为强制项(M)。如果固核包含有物理数据，则为强制项CM)。SJ/Z 11357 2006 。2. 1. 1 RTL源
8、码RTL源码规定了对IPJ, 、n、-v 11358 RTL 20060 .,.- . 才IP, RTL、 a Verilog VHDL , b 。 RTL、。RTLVerilog HDLEf、百a 一y巳下:b 匕匕，示性能、, H白日C 、d 。, , 一, RTL、H D且YEA 可a b RTL 俨C) 刘丁ERTL、止匕二二三口 , 其日RTL、2.1.2 单、, 20060 a) Verilog: IEEE 1364; b VHDL: IEEE 1076; C) EDIF: 200。、，, 口的完E智; a IP 口口J口b . Jb 口口J口。日fJ, 口网。6 、SJ/Z 11
9、357 2006 , 能、rIP内部时)予UEDA工2. 2. 1 iE8、IP8、, 、I，予Liberty, TLF, 0 一自EffSPI 。, 、rIP，。, 口|能川队、JIIO。主主仁:t0 。刁亏在, . 主L、rIP，一, e a 、I，予态过刁亏业已庆l示:、I，予Cslew) , I司日才-t、日工乙、b 、I，予日。刁亏 C , I I予CSDF) 曰、t另, 止匕。完整的罗!、l口, SDF 。正时专工, 、前的工艺，工、，g力，i文些一、斗忡似乎己经。出兀。 a 、l工 , b) IP IP8、2.2.2 。、I，予。IP 生予特性。町)予、E日。Liberty, T
10、LF, 。8 !日, !当能2006 SJ/Z 11357 !日S) 、i比, , 、TV, , , , 口、a , , 、b C , d , 。2.2.3.1 。Liberty, Sente 0 a , y巳b 。C 2.2.3.2 v 。RTL、v 。RTL、, 况工2.1.1 另至I，、工。a , b 。C 2.2.3.3 ，全二，.7G 、。10 SJ/Z 11357 2006 地计算与IP相关的互、撞去:，.y巳口H、互、互、。、t互、, 、t互、。SPEF ，士，7G ，让延迟专、T、t互、SDF暗豆豆衣不。一, a 日IP互2) : 日、1互j、必。-互、, 、IP b C IP
11、 ff、互、, 互、目M旨、，互、IP 己J合H、互、互1l、 口。2.2.5 口模型、IP接口H、。Spice 、监言号的完。、rIP, 咯会- ) . 、IIJ 口JOa 列情况I, 口网歹!口|能出现呵、。b 。C 2.3 理。12 SJ/Z 11357 2006 、-、。LEF w前: GDSII, LEFIDEF, SPICE。. J 。口H , 。, a , b 、I那些口必EE=C 2.3.3 tIP中阻IP . J、J 0 且，即保证、。LEF 目, 一;IP。GDSII-Stream 产些11、H、。a , b i比二二口C 2.3.4 IP 口，、J巳J口非iJ、。LEF
12、、前LEFIDEF。LEF 日, 一、JOVEy巳H、一。又将完APJ一刁亏主皿、lIP。a , 14 SJ/Z 11357 2006 电源15 电源16 l云H、。电源17 2.3.6 且Z二、rLEF岛1ACRO口工16 口:正口:不正 口:宏块边界口: , 电源2电源2电源2、LEF 。SJ/Z 11357 2006 a b (Skew) ; C d e f (比如，g DC Shell, Ambit Constraints, GCF, SDF。a b C 2.4.3 v 本目d巳A、Synopsys和AmbitRTL Parameterso a b C a b C d 2.4.4 都会
13、、止匕 , , 。v 日DC Shel1, Ambit Constraints 0 a b C 。一a y巳b 18 , 口/、且不能在RTL山。- ) . 口150 一y巳，比如、t专|。SJ/Z 11357 2006 a b)扫C 予;主仨1111，卡A。. 11 、C d (slew rate) : e a b 驱-C d , 匕匕 , DC Shell, Ambit Constraints, GCF。a b C 3 IP 3. 1 H I C U，有必日、层窑及3. 1. 1 YE., b 曰3. 1. 1. 1 b IP的工20 些指止匕口。l-T , 、t工. Jl江、, 1旦.
14、、，11 。, 口、v0 1 匕曰v 工 . J 09器口IP和芯、工口:IP不日 。允许(内部总线) 刁亏:11 总线保持单元, 元Choldcell) 上拉电阻. J 2006 SJ/Z 11357 IP d 不允许 总1 1 G 匕巳，日, 比予下y巳H、1/0 e 刁亏;12 G, VC边界图(1)图(2)图(4)图(3)图(6)选择器A l Clor C2 Cl C2 B 图(5)A Cl C2 B 一兀单12 。一兀f 3. 1. 1. 2 -v . J(j、。. J -、, 、Jlpa-、IP 日出兀。 , -v a 、b 、，IP C 22 SJ/Z 11357 2006 d
15、e f 3.1.2.2手一;IP口芯片I/O、一。也将告诉芯 11 -91 , 。、JI/O端口阻GDSII :I:i回4 . J 。、II予a 。b C 11、. JC、d 、J且3.1.2.3 a b 、t工1 1芯, IP , 。. J , !当能. J , 阻, , , C IP jL, IP IP 3.1.2.4 IP会a b 。、lL, 。. J , 。 , . J c) IP IP M l:i、。IR 1主降会号d e f IP g h 1 3. 1. 2. 5 前的芯1=1 I可, 止匕二二二、止匕。24 , 、r. _ -r口规正 , , 工终的工终的工左七、口, , , 占
16、、百IP, 。、II阳能，、工止匕、口H互, I旦川、。)( SJ/Z 11357 2006 d e f 26 、IL与口IP Ef、, IP 11、, , , 口。 , SJ/Z 11357 2006 a b C l旦飞( *. /1、/ ( NT) : d e 、白色f , , NT小允许何用那些与DOS、CON, AUX, COM1 , COM2, g 。NFile * T N D且句、u二肝L qh T D且L , , , COM3 , COM4, LPT1 , 、 , N File -* 127 h) N File J 1 VHDL a b C 三司机目iz) ，并能U NT 、古U
17、NIX和NT共享工l卡，l旦/1、川、_:_.，0 d e fiobku ; 一 , , 1 1JLK 。NVHDL VHDL VHDK93LRM.N VHDL 一13岳rh Verilog/Sensitive a b C d e fgh , , , 1 1JLK , 11元等); 。NVerilog VeriloglInsensitive Verilog u 一iVerilog/Sensitive28 。JE仁-3切三T?fJ1J fJH 刁之, 示)# 16 2006 SJ/Z 11357 ,., 口(ep , !斗、马i44 、-, J!? 1 4、JI 一，号刁亏;N VHDL 。刁亏
18、VHDL今Raw日。, N VHDL #一16前缀ESCVHDL 终H、日终H、# 16 H前加%，。Raw-安FileSystem N file 抖，CO岛13，COM2, COMl , AUX, (京日，CON, %。日NUL) , PRN, 3, L 2, L LPTl , COM4, Raw File System-头Raw用不字川、写# 16 。foo %Foo Hi#20%There nec$f04 nec$f04 这些规则表示了Foo不是一个合法的文件系统名。刁之con% foo Hi There% con foo 注:、r9毛，、E织j、1，0。J旦当注意:、1/11、D的数据
19、字冬止的字符串，raw标识符中自、I能力只能提供。 日30 SJ/Z 11357 2006 32 前缀，像JTAGID , NASDAQcode等)。b) IP Ef、马机、目iz , a) IP Ef、。| U 日a b , 必工。 必, . 立L一 一-，, m，u工-一-IIYX , 。, 。, , _ I .L钉，通过、i!F 、IIP印, SJ/Z 11357 2006 。powermodel IP阳工register transfer level (RTL) RTL RTL 工。RTL日工二，、nCJ巳RTLsource , structural model 元件的互、. .JL1芯片system chip 。(SLI) 。时工, 芯片设专难(比如，。日timing analysis model IP IP端口IPport是;匕曰. Jj integrated circuit intellectual propertycore 在已j迅、34 立-. 啕.、口，。RTL、nc日史高。、产+睛，, 至|, (leaf level) 、生。
