1、软件水平考试中级网络工程师上午基础知识（计算机硬件基础）模拟试卷 1及答案与解析 1 在 CPU中， ( )可用于传送和暂存用户数据，为 ALU执行算术逻辑运算提供工作区。 （ A）程序计数器 （ B）累加寄存器 （ C）程序状态寄存器 （ D）地址寄存器 2 处理机主要由处理器、存储器和总线组成，总线包括 ( )。 （ A）数据总线、地址总线、控制总线 （ B）并行总线、串行总线、逻辑总线 （ C）单工总线、双工总线、外部总线 （ D）逻辑总线、物理总线、内部总线 3 以下关于复杂指令集计算 机 (Complex Instruction Set Computer， CISC)和精简指令集计算
2、机 RISC(Reduced Instruction Set Computer， RISC)的叙述中，错误的是 ( )。 （ A）在 CISC中，其复杂指令都采用硬布线逻辑来执行 （ B）采用 CISC技术的 CPU，其芯片设计复杂度更高 （ C）在 RISC中，更适合采用硬布线逻辑执行指令 （ D）采用 RISC技术，指令系统中的指令种类和寻址方式更少 4 某逻辑电路有两个输入分别为 X和 Y，其输出端为 Z。当且仅当两个 输入端 X和 Y同时为 0时，输出 Z才为 0，则该电路输出 Z的逻辑表达式为 ( )。 （ A） X Y （ B） （ C） X Y （ D） X+Y 5 在进行定点原
3、码乘法运算时，乘积的符号位是被乘数的符号位和乘数的符号位( )运算来获得。 （ A）相或 （ B）相与 （ C）相异或 （ D）分别取反后再相或 6 若操作数 “00000101”与 “00000101”执行逻辑 ( )操作后。 （ A）或 （ B）与 （ C）异或 （ D）与非 7 ( )是指按内容访问的存储器。 （ A）虚拟 存储器 （ B）相联存储器 （ C）顺序访问存储器 （ D）随机访问存储器 8 以下关于 Cache的叙述中，正确的是 ( )。 （ A）在容量确定的情况下，替换算法的时间复杂度是影响 Cache命中率的关键因素 （ B） Cache的设计思想是在合理成本下提高命中率
4、 （ C） Cache的设计目标是容量尽可能与主存容量相等 （ D） CPU中的 Cache容量应大于 CPU之外的 Cache容量 9 下列存储设备中，存取速度最快的是 ( )。 （ A）主存 （ B）辅存 （ C）寄存器 （ D）高速缓存 10 某种部件使用在 10000台计算机中，运行工作 1000小时后，其中 20台计算机的这种部件失效，则该部件千小时可靠度 R为 ( )。 （ A） 0 990 （ B） 0 992 （ C） 0 996 （ D） 0 998 11 在 CPU中用于跟踪指令地址的寄存器是 ( )。 （ A）地址寄存器 (MAR) （ B）数据寄存器 (MDR) （ C
5、）程序计数器 (PC) （ D）指令寄存器 (IR) 12 计算机指令一般包括操作码和地址码两部分，为分析执行一条指令，其 ( )。 （ A）操作码应存入指令 寄存器 (IR)，地址码应存入程序计数器 (PC) （ B）操作码应存入程序计数器 (PC)，地址码应存入指令寄存器 (IR) （ C）操作码和地址码都应存入指令寄存器 (IR) （ D）操作码和地址码都应存入程序计数器 (PC) 13 在计算机系统中采用总线结构，便于实现系统的积木化构造。同时可以 ( )。 （ A）提高数据传输速度 （ B）提高数据传输量 （ C）减少信息传输线的数量 （ D）减少指令系统的复杂性 14 关于在 I
6、O设备与主机间交换数据的叙述， ( )是错误的。 （ A）中断方式下， CPU需要执行程序来实现数据传送任务 （ B）中断方式和 DMA方式下， CPU与 I O设备都可同步工作 （ C）中断方式和 DMA方式中，快速 I O设备更适合采用中断方式传递数据 （ D）若同时接到 DMA请求和中断请求， CPU优先响应 DMA请求 15 某指令流水线由 5段组成，第 1、 3、 5段所需时间为 t，第 2、 4段所需时间分别为 3 t、 2 t，如图 14所示，那么连续输入 n条指令时的吞吐率 (单位时间内执行的指令个数 )TP为 ( )。 （ A） n 5(3+2) t （ B） n (3+3+
7、2) t+3(n1) t （ C） n (3+2) t+3(n一 3) t （ D） n (3+2) t+53 t 16 下在输入输出控制方法中，采用 ( )可以使得设备与主存间的数据块传送无需CPU干预。 （ A）程序控制输入输出 （ B）中断 （ C） DMA （ D）总线控制 17 内存单元按字节编址，地址 0000A000H 0000BFFFH共有 ( )个存储单元。 （ A） 8192K （ B） 1024K （ C） 13K （ D） 8K 18 采用 Cache技术可以提高计算机性能， ( )属于 Cache的特征。 （ A）全部用软件实现 （ B）显著提高 CPU数据输入输出的
8、速率 （ C）可以显著提高计算机的主存容量 （ D）对程序员是不透明的 19 虚拟存储器是为了使用户可运行比主存容量大得多的程序，它要在 ( )之间进行信息动态调度，这种调度是由操作系统和硬件两者配合来完成的。 （ A） CPU和 I O总线 （ B） CPU和主存 （ C）主存和辅存 （ D） BIOS和主存 20 若采用 8K16bit存储芯片构成 2M16bit的存储器需要 ( )片。 （ A） 128 （ B） 256 （ C） 512 （ D）不确定 21 评价 CPU性能一般有三个重要指标，其中 ( )不是重要的指标。 （ A） CPU功率 （ B）时钟频率 （ C）每条指令所花时
9、钟周期数 （ D）指令条数 22 ( )是指一批处理对象采用顺序串行执行方式处理所需时间与采用流水执行方式处理所需时间的比值。 （ A）流水线加速比 （ B）流水线吞吐率 （ C）流水线效率 （ D）流水线加速度 23 若某计算机系统的 I O接口与主存采用统一编址，则输入输出操作是通过 ( )指令来完成的。 （ A）控制 （ B）访存 （ C）输入输出 （ D）中断 24 在程序的执行过程中， Cache与主存的地址映像由 ( )。 （ A）程序员进行调度 （ B）操作系统进行管理 （ C）程序员和操作系统共同协调完成 （ D）专门的硬件自动完成 25 总线复用方式可以 ( )。 （ A）提
10、高总线的传输带宽 （ B）增强总线的功能 （ C）提高 CPU利用率 （ D）减少总线中信号线的数量 26 指令系统中采用不同寻址方式的目的是 ( )。 （ A）提高从内存获取数据的速度 （ B）提高从外存获 取数据的速度 （ C）降低操作码的译码难度 （ D）扩大寻址空间并提高编程灵活性 27 若某计算机采用 8位整数补码表示数据，则运算 ( )将产生溢出。 （ A） 127+1 （ B） 1271 （ C） 1271 （ D） 127+1 27 若用 8位机器码表示十进制数一 101，则原码表示的形式为 (1)；补码表示的形式为 (2)。 28 (1) （ A） 11100101 （ B）
11、 10011011 （ C） 11010101 （ D） 11100111 29 (2) （ A） 11100101 （ B） 10011011 （ C） 11010101 （ D） 11100111 29 两个部件的可靠度 R均为 0 8，由这两个部件串联构成的系统的可靠度为(1)；由这两个部件并联构成的系统的可靠度为 (2)。 30 (1) （ A） 0 8 （ B） 0 64 （ C） 0 90 （ D） 0 96 31 (2) （ A） 0 8 （ B） 0 64 （ C） 0 90 （ D） 0 96 31 若每一条指令都可以分解为取指、分析和执行三步。已知取指时间 t 取指 =4
12、t，分析时间 t 分析 =3 t，执行时间 t 执行 =5 t。如 果按串行方式执行完 100条指令需要(1) t。如果按照流水方式执行，执行完 100条指令需要 (2) t。 32 (1) （ A） 1190 （ B） 1195 （ C） 1200 （ D） 1205 33 (2) （ A） 504 （ B） 507 （ C） 508 （ D） 510 软件水平考试中级网络工程师上午基础知识（计算机硬件基础）模拟试卷 1答案与解析 1 【正确答案】 B 【试题解析】 本题考查寄存器的类型和特点。 寄存器是 CPU中的一个重要组成部分，它是 CPU内部的临时存储单元。寄存器 既可以用来存放数据
13、和地址，也可以存放控制信息或 CPU工作时的状态。在CPU中增加寄存器的数量，可以使 CPU把执行程序时所需的数据尽可能地放在寄存器件中，从而减少访问内存的次数，提高其运行速度。但是，寄存器的数目也不能太多，除了增加成本外，由于寄存器地址编码增加也会相对增加指令的长度。 CPU中的寄存器通常分为存放数据的寄存器、存放地址的寄存器、存放控制信息的寄存器、存放状态信息的寄存器和其他寄存器等类型。 程序计数器用于存放指令的地址。当程序顺序执行时，每取出一条指令， PC内容自动增加一个值，指向下一 条要取的指令。当程序出现转移时，则将转移地址送入 PC，然后由 PC指向新的程序地址。 程序状态寄存器用
14、于记录运算中产生的标志信息，典型的标志为有进位标志位、 0标志位、符号标志位、溢出标志位和奇偶标志等。 地址寄存器包括程序计数器、堆栈指示器、变址寄存器和段地址寄存器等，用于记录各种内存地址。 累加寄存器是一个数据寄存器，在运算过程中暂时存放被操作数和中间运算结果，累加器不能用于长时间地保存一个数据。 【知识模块】 计算机硬件基础 2 【正确答案】 A 【试题解析】 本题 考查计算机系统总线和接口方面的基础知识。 广义地讲，任何连接两个以上电子元器件的导线都可以称为总线。通常可分为 4类： (1)芯片内总线。用于在集成电路芯片内部各部分的连接。 (2)元件级总线。用于一块电路板内各元器件的连接
15、。 (3)内总线，又称系统总线。用于构成计算机各组成部分 (CPU、内存和接口等 )连接。 (4)外总线，又称通信总线。用计算机与外设或计算机与计算机的连接或通信。 连接处理机的处理器、存储器及其他部件的总线属于内总线，按总线上所传送的内容分为数 据总线、地址总线和控制总线。 【知识模块】 计算机硬件基础 3 【正确答案】 A 【试题解析】 本题考查指令系统和计算机体系结构基础知识。 复杂指令集计算机 (Complex Instruction Set Computer， CISC)的基本思想是：进一步增强原有指令的功能，用更为复杂的新指令取代原先由软件子程序完成的功能，实现软件功能的硬件化，导
16、致机器的指令系统越来越庞大而复杂。 CISC计算机一般所含有的指令数目至少 300条以上，有的甚至超过 500条。 精简指令集计算机 (Reduced Instruction Set Computer， RISC)的基本思想是：通过减少指令总数和简化指令功能，降低硬件设计的复杂度，使指令能单周期执行，并通过优化编译提高指令的执行速度，采用硬布线控制逻辑优化编译程序。在 20世纪 70年代末开始兴起，导致机器的指令系统进一步精炼而简单。 【知识模块】 计算机硬件基础 4 【正确答案】 D 【试题解析】 X Y表示逻辑与，其特点是只有两个或多个输入全部为 1时，其结果才为 1，即两个输出相异时即为
17、 0时，其输出即为 0； X+Y表示逻辑或 ，其特点是两个或多个输出中只要有一个位 1，则结果为 1；只有当两个输出都为 0时，其输出才为 0； X 0 Y表示逻辑异或，其特点是半加法。当 1和 O做异或运算时结果为 1， 0与0或者 1与 1作异或运算时，其结果为 0。 【知识模块】 计算机硬件基础 5 【正确答案】 C 【试题解析】 根据原码 1位乘法的法则，应当是被乘数的符号位和乘数的符号位相异或作为乘积的符号位。 【知识模块】 计算机硬件基础 6 【正确答案】 C 【试题解析】 逻辑代数的三种最基本的运算为 “与 ”、 “或 ”、 “非 ”运算。 “与 ”运算又称为逻辑乘，其运算符号常
18、用 AND、 、 或表示。设 A和 B为两个逻辑变量，当且仅当 A和 B的取值都为 “真 ”时， A“与 ”B的值为 “真 ”；否则A“与 ”的值为 “假 ”。操作数 “00000101”与 “00000101”执行逻辑 “与 ”后的结果为“00000101”。 “或 ”运算也称为逻辑加，其运算符号常用 OR、 、 或 +表示。设A和 B为两个逻辑变量，当且仅当 A和 B的取值都为 “假 ”时， A“或 ”B的值为“假 ”；否则 A“或 ”B的值为 “真 ”。操作数 “00000101”与 “00000101”执行逻辑或后 的结果为 “00000101”。 “非 ”运算也称为逻辑求反运算，常用
19、表示对变量 A的值求反。其运算规则很简单： “真 ”的反为 “假 ”， “假 ”的反为 “真 ”。 “异或 ”运算又称为半加法运算，其运算符号常用 XOR或表示。设 A和 B为两个逻辑变量，当且仅当 A、 B的值不同时， A“异或 ”B为真。 A“异或 ”B的运算可由前三种基本运算表示，即。操作数 “00000101”与 “00000101”执逻辑 “异或 ”后的结果为 “00000000”。 “与非 ”运算指先对两个逻辑量求 “与 ”，然后对结果在求 “非 ”。操作数“00000101”与 “00000101”执逻辑 “与非 ”后的结果为 “11111010”。 【知识模块】 计算机硬件基础
20、 7 【正确答案】 B 【试题解析】 本题考查计算机系统存储器方面的基础知识。 计算机系统的存储器按所处的位置可分为内存和外存。按构成存储器的材料，可分为磁存储器、半导体存储器和光存储器。按存储器的工作方式可分为读写存储器和只读存储器。按访问方式可分为按地址访问的存储器和按内容访问的存储器。按寻址方式可分为随机存储器、顺序存储器和直接存储器。 相联存储器是一种按内容访问的存储器。 【知识模块】 计算机硬件基础 8 【正确答案】 B 【试题解析】 本题考查高速缓存基础知识。 Cache是一个高速小容量的临时存储器，可以用高速的静态存储器 (SRAM)芯片实现，可以集成到 CPU芯片内部，或者设置
21、在 CPU与内存之间，用于存储 CPU最经常访问的指令或者操作数据。 Cache的出现是基于两种因素：首先是由于CPU的速度和性能提高很快而主存速度较低且价格高，其次是程序执行的局部性特点。因此，才将速度比较快而容量有限的 SRAM构成 Cache，目的在于尽可能发挥 CPU的高速度。很显然，要尽可能发挥 CPU的高速度，就必须用硬件实现其全部功能。 【知识模块】 计算机硬件基础 9 【正确答案】 C 【试题解析】 计算机的存储器系统由分布在计算机各个不同部件的多种储设备组成，包括 CPU内部的寄存器、用于控制单元的控制存储器、内部存储器 (由处理器直接存取的存储器，又称为主存储器 )、外部存
22、储器 (需要通过 I O系统与之交换数据，又称为辅助存储器 )。他们之间的存取速度：内部存储器快于外部存储器、主存工作在 CPU和外存之间，速度也是介于二 者之间。而高速缓存是用来缓解主存和 CPU速度不匹配的问题，速度介于二者之间。所以这几个存储器其存取速度由快至慢排列依次是： CPU内部的寄存器、高速缓存 (Cache)、主存 (内存 )、辅助存储器 (外存 )。 【知识模块】 计算机硬件基础 10 【正确答案】 D 【试题解析】 根据可靠度的定义，计算如下： R=(1000020) 1 0000=0 998，即该部件的千小时可靠度为 0 998。 【知识模块】 计算机硬件基础 11 【正
23、确答案】 C 【试题解析】 程序计数器中存 放的是下一条指令的地址 (可能是下一条指令的绝对地址，也可能是相对地址，即地址偏移量 )。由于多数情况下，程序是顺序执行的，所以程序计算数器设计成能自动加 1的装置。当出现转移指令时，需要重填程序计数器。 指令寄存器：中央处理器即将执行的操作码存在这里。 数据寄存器是存放操作数、运算结果和运算的中间结果，以减少访问存储器的次数，或者存放从存储器读取的数据以及写入存储器的数据的寄存器。 地址寄存器用来保存当前 CPU所访问的内存单元的地址。由于在内存和 CPU之间存在着操作速度上的差别，所以必须 使用地址寄存器来保持地址信息，直到内存的读写操作完成为止
24、。 【知识模块】 计算机硬件基础 12 【正确答案】 C 【试题解析】 这是一道基础概念题，考查 IR以及 PC等基本寄存器的作用。 PC用于存放 CPU下一条要执行的指令地址，在顺序执行程序中当其内容送到地址总线后会自动加 1，指向下一条将要运行的指令地址； IR用来保存当前正在执行的一条指令，而指令一般包括操作码和地址码两部分，因此这两部分均存放在 IR中。 【知识模块】 计算机硬件基础 13 【正确答案】 C 【试题解析】 采 用总线结构的主要优点 总线是计算机中各部件相连的传输线，通过总线，各部件之间可以相互通信，而不是每两个部件之间相互直连，减少了计算机体系结构的设计成本，有利于新模
25、块的扩展。 【知识模块】 计算机硬件基础 14 【正确答案】 C 【试题解析】 本题考查 I O设备与主机间交换数据的方式和特点。 I O设备与主机间进行数据输入输出主要有直接程序控制方式、中断方式、DMA方式和通道控制方式。 直接程序控制方式的主要特点是： CPU直接通过 I O指令对 I O接口进行访问操作，主机 与外设之间交换信息的每个步骤均在程序中表示出来，整个输入输出过程是由 CPU执行程序来完成的。 中断方式的特点是：当阳接口准备好接收数据或向 CPU传送数据时，就发出中断信号通知 CPU。对中断信号进行确认后， CPU保存正在执行的程序的现场，转而执行提前设置好的 v0中断服务程
26、序，完成一次数据传送的处理。这样， CPU就不需要主动查询外设的状态，在等待数据期间可以执行其他程序，从而提高了CPU的利用率。采用中断方式管理 I O设备， CPU和外设可以并行地工作。 虽然中断方式可以提高 CPU的利用率，能处理 随机事件和实时任务，但一次中断处理过程需要经历保存现场、中断处理和恢复现场等阶段，需要执行若干条指令才能处理一次中断事件，因此这种方式无法满足高速的批量数据传送要求。 直接内存存取 (Direct Memory Access， DMA)方式的基本思想是：通过硬件控制实现主存与 I O设备间的直接数据传送，数据的传送过程由 DMA控制器(DMAC)进行控制，不需要
27、 CPU的干预。在 DMA方式下，需要 CPU启动传送过程，即向设备发出 “传送一块数据 ”的命令。在传送过程结束时， DMAC通过中断方式通知 CPU进行一些后 续处理工作。 DMA方式简化了 CPU对数据传送的控制，提高了主机与外设并行工作的程度，实现了快速外设和主存之间成批的数据传送，使系统的效率明显提高。 通道是一种专用控制器，它通过执行通道程序进行 I O操作的管理，为主机与I O设备提供一种数据传输通道。用通道指令编制的程序存放在存储器中，当需要进行 I O操作时， CPU只要按约定格式准备好命令和数据，然后启动通道即可；通道则执行相应的通道程序，完成所要求的操作。用通道程序也可完
28、成较复杂的 I O管理和预处理，从而在很大程度上将主机从繁重的 I O管 理工作中解脱出来，提高了系统的效率。 【知识模块】 计算机硬件基础 15 【正确答案】 B 【试题解析】 本题考查计算机系统流水线方面的基础知识。 吞吐率和建立时间是使用流水线技术的两个重要指标。吞吐率是指单位时间里流水线处理机流出的结果数。对指令而言，就是单位时间里执行的指令数。流水线开始工作，须经过一定时间才能达到最大吞吐率，这就是建立时间。若 m个子过程所用时间一样，均为 t0，则建立时间 T0=m t0。 本题目中，连续输入 n条指令时，第 1条指令需要的时间 (1+3+1+2+1) t，之后，每 隔 3 t便完
29、成 1条指令，即流水线一旦建立好，其吞吐率为最长子过程所需时间的倒数。综合 n条指令的时间为(1+3+1+2+1) t+(n一 1)3 t，因此吞吐率为 。 【知识模块】 计算机硬件基础 16 【正确答案】 C 【试题解析】 本题考查 CPU中相关寄存器的基础知识。 计算机中主机与外设间进行数据传输的输入输出控制方法有程序控制方式、中断方式、 DMA等。 在程序控制方式下，由 CPU执行程序控制数据的输入输出过程。 在中断方式下，外设准备好输入数据或接收数据时向 CPU发出中断请求信号，CPU若决定响应该请求，则暂停正在执行的任务，转而执行中断服务程序进行数据的输入输出处理，之后再回去执行原来
30、被中断的任务。 在 DMA方式下， CPU只需向 DMA控制器下达指令，让 DMA控制器来处理数据的传送，数据传送完毕再把信息反馈给 CPU，这样就很大程度上减轻了 CPU的负担，可以大大节省系统资源。 【知识模块】 计算机硬件基础 17 【正确答案】 D 【试题解析】 主存储器 (内存 )采用的是随机存取方式，需对每个数据块进行编码，而在主存储器中，数据块是以 Word为单 位来标识的，即每个字一个地址，通常采用的是十六进制表示。例如，按字节编址，地址从 0000A000H0000BFFFH，则表示有 (0000BFFFH一 0000A000H)+1个字节，即 8KB。 【知识模块】 计算机
31、硬件基础 18 【正确答案】 B 【试题解析】 高速缓冲存储器 (Cache)：在计算机存储系统的层次结构中，介于中央处理器和主存储器之间的高速小容量存储器。它和主存储器一起构成一级的存储器。高速缓冲存储器和主存储器之间信息的调度和传送是由硬件自动进行的。 Cache的容量一 般只有主存储器的几百分之一，但它的存取速度能与中央处理器相匹配。根据程序局部性原理，正在使用的主存储器某一单元邻近的那些单元将被用到的可能性很大。因而，当中央处理器存取主存储器某一单元时，计算机硬件就自动地将包括该单元在内的那一组单元内容调入高速缓冲存储器，中央处理器即将存取的主存储器单元很可能就在刚刚调入到高速缓冲存储
32、器的那一组单元内。于是，中央处理器就可以直接对高速缓冲存储器进行存取。在整个处理过程中，如果中央处理器绝大多数存取主存储器的操作能为存取高速缓冲存储器所代替，计算机系统处理速度就能显著提高。 显然， Cache可以显著提高 CPU数据输入输出的速率。 【知识模块】 计算机硬件基础 19 【正确答案】 C 【试题解析】 虚拟存储的作用：内存在计算机中的作用很大，电脑中所有运行的程序都需要经过内存来执行，如果执行的程序很大或很多，就会导致内存消耗殆尽。为了解决这个问题， Windows中运用了虚拟内存技术，即拿出一部分硬盘空间来充当内存使用，当内存占用完时，电脑就会自动调用硬盘来充当内存，以缓解内
33、存的紧张。 虚拟存储器要在主存 (如内存 )和辅存 (如硬盘 )之间进行信息动态调度 。 【知识模块】 计算机硬件基础 20 【正确答案】 B 【试题解析】 需要 (2M 8K)(16bit 16bit)=256片。 【知识模块】 计算机硬件基础 21 【正确答案】 A 【试题解析】 本题考查体系结构中重要公式 CPU性能公式。 CPU性能公式为时钟频率、每条指令所花的时钟周期数 (或者是每条指令平均 )、指令条数。 【知识模块】 计算机硬件基础 22 【正确答案】 A 【试题解析】 流水线加速比是指一批处理对象采用顺序串行执行方式处理所需时间与采用流 水执行方式处理所需时间的比值。 【知识模
34、块】 计算机硬件基础 23 【正确答案】 B 【试题解析】 I O接口与主存采用统一编址，即将 I O设备的接口与主存单元一样看待，每个端口占用一个存储单元的地址，其实就是将主存的一部分划出来作为 I O地址空间。 访存指令是指访问内存的指令，显然，这里需要访问内存，才能找到相应的输入输出设备，一次需要使用访存指令。 而控制类指令通常是指程序控制类指令，用于控制程序流程改变的指令，包括条件转移指令、无条件转移指令、循环控制指令、程序调用和返 回指令、中断指令等。 【知识模块】 计算机硬件基础 24 【正确答案】 D 【试题解析】 Cache与主存的地址映像需要专门的硬件自动完成，使用硬件来处理
35、具有更高的转换速率。 【知识模块】 计算机硬件基础 25 【正确答案】 D 【试题解析】 一个信号线传送不同信号，例如，地址总线和数据总线共用一组信号线。采用这种方式的目的是减少总线数量，提高总线的利用率。 【知识模块】 计算机硬件基础 26 【正确答案】 D 【试题解析】 在指令系统中用来确定如何提供操作数 或提供操作数地址的方式称为寻址方式，通过采用不同的寻址方式，能够达到缩短指令长度、扩大寻址空间和提高编程灵活性等目的。 【知识模块】 计算机硬件基础 27 【正确答案】 D 【试题解析】 本题考查的是数据运算方面的基础知识。 对于有 n位的整数补码，其取值范围是一 2n1 2n1一 1。
36、即对于 8位的整数补码，其有效取值范围是 27 271，也就是一 128 127。 D答案中的 127+1显然超过了这个取值范围，固然会产生溢出。 【知识模块】 计算机硬件基础 【知识模块】 计算机硬件基础 28 【正确答案】 A 【知识模块】 计算机硬件基础 29 【正确答案】 B 【试题解析】 将最高为作符号位 (0表示正数， 1表示负数 )，其余各位代表数值本身的绝对值的表现形式称为原码表示。因此，一 101的原码是 111000101。 正数的补码与原码相同，负数的补码为该数的反码加 1。正数的反码与原码相同，负数的反码符号位为 l，其余各位为该数绝对值的原码按位取反。一 101的原码
37、是 11100101，反码为 10011010，则其补码为 10011011。 【知识模块】 计算机硬件基础 【知识模块】 计算机硬件基础 30 【正确答案】 B 【知识模块】 计算机硬件基础 31 【正确答案】 D 【试题解析】 串联的可靠度： RR=0 64。 并行的可靠度： 1一 (1一 R)(1一R)=10 04=0 96。 系统可靠度计算： 并联系统： 1一 (1一 R1)(1一 R2)。 串联系统： R1R 2(R为单个系统的可靠度 )。 【知识模块】 计算机硬件基础 【知识模块】 计算机硬件基础 32 【正确答案】 C 【知识模块】 计算机硬件基础 33 【正确答 案】 B 【试题解析】 顺序执行时，每条指令都需三步才能执行完，设有重叠。总的执行时间为： (4+3+5) t100)=1200At 流水线计算公式是：第一条指令顺序执行时间 +(指令条数一 1)流水线周期 对于此题而言，关键在于取指时间为 4 t，分析时间为 3 t，而流水线周期都是 5，而实际完成取指只需要 4 t，分析只需要 3 t时间，所以采用流水线的耗时为： (4+3+5)(1001)+5=507 t。 【知识模块】 计算机硬件基础
