1、DEUTSCHE NORM Oktober 200: Berechnung von Verzgerung und Leistungsaufnahme beim Entwurf von Chips Teil 1: System zur Berechnung von Verzgerung und Leisiungsaufnahme integrierter Schaltkreise (IC) IEC 61523-1:2001 Deutsche Fassuna EN 61523-1:2002. Text in Enalisch I EN61523-1 ICs 31.200 Delay and pow
2、er calculation standards Part 1 : Integrated circuit delay and power calculation systems (IEC 61523-1:2001); German version EN 61523-1:2002 Normes de calculs de puissance et de temps de retard Partie 1 : Systmes de calcul de puissance et de temps de retard des circuits intgrs (CE1 61523-1 :2001); Ve
3、rsion allemande EN 61 523-1 :2002 Die Europische Norm EN 61523-1:2002 hat den Status einer Deutschen Norm. Beginn der Gltigkeit Die EN 61523-1 wurde am 2001-12-04 angenommen. Nationales Vorwort Fr die vorliegende Norm ist das nationale Arbeitsgremium K 1 13 ,Produktdatenmodelle, Informationsstruktur
4、en, Dokumentation und graphische Symbole“ der DKE Deutsche Kommission Elektrotechnik Elektronik Informationstechnik im DIN und VDE zustndig. Die enthaltene IEC-Publikation wurde vom TC 93 ,Design automation“ erarbeitet. Das IEC-Komitee hat entschieden, dass der Inhalt dieser Publikation bis zum Jahr
5、 2006 unverndert bleiben soll. Zu diesem Zeitpunkt wird entsprechend der Entscheidung des Komitees die Publikation - besttigt, - zurckgezogen, - - gendert. durch eine Folgeausgabe ersetzt oder Fortsetzung Seite 2 und 422 Seiten EN DKE Deutsche Kommission Elektrotechnik Elektronik Informationstechnik
6、 im DIN und VDE O DIN Deutsches Institut fr Normung e. V. . Jede Art der Vervielfltigung, auch auszugsweise, Alleinverkauf der Normen durch Beuth Verlag GmbH, 10772 Berlin Ref Nr. DIN EN 61523-1:2002-10 Preisgr. 38 Verir.-Nr. 2538 nur mit Genehmigung des DIN Deutsches Institut fr Normung e. V., Berl
7、in, gestattet. DIN EN 61523-1:2002-10 Nationaler An hang NA (informativ) Zusammenhang mit Europischen und Internationalen Normen Fr den Fall einer undatierten Verweisung im normativen Text (Verweisung auf eine Norm ohne Angabe des Ausgabedatums und ohne Hinweis auf eine Abschnittsnummer, eine Tabell
8、e, ein Bild usw.) bezieht sich die Verweisung auf die jeweils neueste gltige Ausgabe der in Bezug genommenen Norm. Fr den Fall einer datierten Verweisung im normativen Text bezieht sich die Verweisung immer auf die in Bezug genommene Ausgabe der Norm. Der Zusammenhang der zitierten Normen mit den en
9、tsprechenden Deutschen Normen ergibt sich, soweit ein Zusammenhang besteht, grundstzlich ber die Nummer der entsprechenden IEC-Publikation. Beispiel: IEC 60068 ist als EN 60068 als Europische Norm durch CENELEC bernommen und als DIN EN 60068 ins Deutsche Normenwerk aufgenommen. IEC hat 1997 die Benu
10、mmerung der IEC-Publikationen gendert. Zu den bisher verwendeten Normnummern wird jeweils 60000 addiert. So ist zum Beispiel aus IEC 68 nun IEC 60068 geworden. Seite 2 EUROPISCHE NORM EUROPEAN STANDARD NORME EUROPENNE EN 61523-1 Januar 2002 ICs 35.240.50 Deutsche Fassung Berechnung von Verzgerung un
11、d Leistungsaufnahme beim Entwurf von Chips Teil 1 : System zur Berechnung von Verzgerung und Leistungsaufnahme integrierter Schaltkreise (IC) (IEC 61523-1:2001) Delay and power calculation standards Part 1 : Integrated circuit delay and power calculation systems (IEC 61523-1:2001) Normes de calculs
12、de puissance et de temps de retard Partie 1 : Systmes de calcul de puissance et de temps de retard des circuits intgrs (CE1 61523-1 :2001) Diese Europische Norm wurde von CENELEC am 2001-12-04 angenommen. Die CENELEC-Mitglieder sind gehalten, die CENEENELEC-Geschftsordnung zu erfllen, in der die Bed
13、ingungen festgelegt sind, unter denen dieser Europischen Norm ohne jede nderung der Status einer nationalen Norm zu geben ist. Auf dem letzten Stand befindliche Listen dieser nationalen Normen mit ihren biblio- graphischen Angaben sind beim Zentralsekretariat oder bei jedem CENELEC-Mit- glied auf An
14、frage erhltlich. Diese Europische Norm besteht in drei offiziellen Fassungen (Deutsch, Englisch, Franzsisch). Eine Fassung in einer anderen Sprache, die von einem CENELEC- Mitglied in eigener Verantwortung durch bersetzung in seine Landessprache ge- macht und dem Zentralsekretariat mitgeteilt worden
15、 ist, hat den gleichen Status wie die offiziellen Fassungen. CENELEC-Mitglieder sind die nationalen elektrotechnischen Komitees von Belgien, Dnemark, Deutschland, Finnland, Frankreich, Griechenland, Irland, Island, Italien, Luxemburg, Malta, Niederlande, Norwegen, Osterreich, Portugal, Schweden, Sch
16、weiz, Spanien, Tschechische Republik und dem Vereinigten Knigreich. CENELEC Europisches Komitee fr Elektrotechnische Normung European Committee for Electrotechnical Standardization Comit Europen de Normalisation Electrotechnique Zentralsekretariat: rue de Stassart 35, B-1050 Brssel 2002 CENELEC - Al
17、le Rechte der Verwertung, gleich in welcher Form und in welchem Verfahren, sind weltweit den Mitgliedern von CENELEC vorbehalten. Ref. Nr. EN 61 523-1 :2002 D EN 61523-1 :2002 Vorwort Der Text des Schriftstcks 93/143/FDIS, zuknftige 1. Ausgabe von IEC 61 523-1, ausgearbeitet von dem IEC TC 93 ,Desig
18、n automation“, wurde der IEC-CENELEC Parallelen Abstimmung unterworfen und von CENELEC am 2001-12-04 als EN angenommen. Nachstehende Daten wurden festgelegt: - sptestes Datum, zu dem die EN auf nationaler Ebene durch Verffentlichung einer identischen nationalen Norm oder durch Anerkennung bernommen
19、werden muss (dop): 2002-09-01 - sptestes Datum, zu dem nationale Normen, die der EN entgegenstehen, zurckgezogen werden mssen (daw): 2004-12-01 Diese Norm basiert auf IEEE Std P1481:1999; IEEE Standard for delay and power calculation systems. Anerkennungsnotiz Der Text der Internationalen Norm IEC 6
20、1523-1 :2001 wurde von CENELEC ohne irgendeine Abnderung als Europische Norm angenommen. Seite 2 EN 61 523-1 :2002 Contents SECTION PAGE 1 . Overview 12 1.1 Scope 12 1.2 Purpose . 12 1.3 Contents of this standard . 13 2 . References . 14 3 . Definitions . 15 4 . 5 . Acronyms and abbreviations 23 Del
21、ay and power calculation system architecture . 24 5.1 Overview . 24 5.2 Procedural interface . 25 5.2.1 Global policies and conventions 25 5.2.2 Flow of control . 26 DPCM - application relationships 26 5.3. i Technology library 26 5.3.2 Subnile 27 5.4 Inter-operability 27 5.3 6 . Delay Calculation L
22、anguage (DCL) 28 6 .i 6.2 6.3 6.4 6.5 6.6 6.7 6.8 6.9 Character set . 29 Lexicalelements . 29 6.2.1 Whitespace . 29 6.2.2 Comments . 29 6.2.3 Tokens 29 6.2.4 Headernames 39 6.2.5 Preprocessing directives 39 Name spaces of identifiers 40 Storage durations of objects . 40 Scopeofidentifiers . 40 Linka
23、gesofidentifiers . 41 6.6.1 EXPORT 41 6.6.2 IMPORT 41 6.6.3 FORWARD 41 6.6.4 Chaining of EXPOSE identifiers 41 DCL data types . 41 6.7.1 Native data types 41 6.7.2 Array types 42 6.7.3 Derived data types . 43 Typeconversions . 44 6.8.1 Implicit conversions . 45 6.8.2 Explicit conversions . 45 Operat
24、ors . 45 6.9. i String prefix operator . 46 6.9.2 Assignment operator . 46 6.9.3 New operator . 46 Seite 3 EN 61 523-1 12002 6.10 6.1 1 6.12 6.13 6.14 6.15 6.16 6.17 6.9.4 SCOPE operator 46 6.9.5 Purity operator 47 6.9.6 Timing propagation 47 6.9.8 Test mode operators . 48 Expressions . 50 6.10.1 Ar
25、ray subscripting . 50 6 . i 0.2 Statement calls 51 6 . i 0.3 Assign variable reference . 52 6.10.4 Store variable reference . 52 6.10.5 Mathematical expressions . 52 6.10.6 Logical expressions and operators . 54 6.10.7 Pinrange 55 6 .i 0.8 Embedded C code expressions . 57 6.1 i . 1 6.1 1.2 6.1 1.3 P
26、assed parameters . 59 6.11.4 WHENclause 59 6.1 1.5 REPEAT - UNTIL clause . 59 DCLstatements 59 6.12.1 Clauses 59 6.12.2 Modifiers 62 6.12.3 Prototypes . 63 6.12.4 Statement failure 66 6.12.5 Interfacing statements 67 6.12.6 Calculation statements 68 6.12.7 METHOD statement . 72 Tables 73 6.13.1 TABL
27、EDEF statement . 73 6.13.2 Table visibility rules . 75 6.13.3 TABLE statement . 76 6.13.4 Static tables 76 6.13.5 Dynamic tables . 78 6.13.6 Dynamic table manipulation . 79 6.13.7 Lookuptable . 83 Library control statements 86 6.14.1 Meta-variables 86 6.14.2 SUBRULE statement . 86 6.14.3 SUBRULES st
28、atement . 88 6.14.4 TECH-FAMILY statement 90 Modeling 91 6.15.2 MODELPROC statement 92 6.15.3 SUBMODEL statement 94 6.15.4 Modeling statements 94 EmbeddedCcode . 111 Definitionofasubrule 111 6.9.7 Timing checks 47 Computation order 58 Mathematical expressions . 58 Logical expressions 58 6.15. i Mode
29、l organization . 91 7 . Power modeling and calculation 113 7.1 Poweroverview . 114 7.2 Initializing the state cache 115 Caching state information . 115 7.2.1 Seite 4 EN 61523-1:2002 7.3 7.4 7.5 7.6 7.7 7.8 7.9 7.10 7.1 1 7.2.2 State cache lifetime . 115 Caching load and slew information 115 7.3.1 Lo
30、ading the load and slew cache . 116 7.3.2 Load and slew cache lifetime . 116 Simultaneous switching events . 116 Partial swingevents 117 Powercalculation 117 Accumulation of power consumption by the design . 119 Group pin list syntax and semantics . 119 7.8.1 Syntax . 119 7.8.2 Semantics . 120 7.8.3
31、 Example 120 Group condition list syntax and semantics 120 7.9.1 Syntax . 121 7.9.2 Semantics . 121 7.9.3 Example 121 Sensitivity list syntax and semantics . 122 7.10.1 Syntax . 122 7.10.2 Semantics . 122 7.10.3 Example 122 Group condition language . 123 7.11.1 Syntax . 123 7.11.2 Semantics . 123 7.
32、11.3 Condition expression operator precedence . 125 7.11.4 Condition expressions referencing pin states and transitions . 126 7.1 1.5 Semantics of nonexistent pins . 126 8 . Procedural Interface (PI) 128 8 .i 8.2 8.3 8.4 8.5 8.6 8.7 8.8 Overview 128 8.1.1 DPCM . 128 8.1.2 Application . 128 8.1.3 lib
33、dcmlr 128 Controlanddataflow . 129 Architectural requirements . 129 Data ownership technique . 129 8.4.1 Persistence of data passed across the PI . 129 8.4.2 Data cache guidelines for the DPCM . 130 ApplicatiodDPCM interaction . 130 8.5.1 Application initializes message/memory handling . 130 8.5.2 A
34、pplication loads and initializes the DPCM 130 8.5.3 Application requests timing models for cell instances 131 8.5.4 Model domain issues 131 8.5.5 DPCM invokes application modeling callback functions 131 8.5.6 Application requests propagation delay . 132 8.5.7 DPCM calls application EXTERNAL function
35、s . 133 Re-entry requirements 133 Application responsibilities when using a DPCM . 133 8.7.1 Standard structure rules 133 8.7.2 User object registration 133 8.7.3 Selection of early and iate slew values 133 Application use of the DPCM 135 8.8.1 Initialization of the DPCM . 135 8.8.2 Use of the DPCM
36、136 Seite 5 EN 61523-1 :2002 8.9 8.10 8.11 8.12 8.13 8.14 8.15 8.16 8.17 8.18 8.19 8.20 8.21 8.22 8.23 8.24 8.25 8.26 8.27 8.8.3 Termination of DPCM . 137 DPCM library organization 137 8.9.1 Multiple technologies . 137 8.9.2 Modelnames 138 DPCM error handling . 138 C level language for EXPOSE and EX
37、TERNAL functions . 138 Integer return code 138 The Standard Structure pointer 139 Result structure pointer 139 8.11.4 Passed arguments . 139 DCL array indexing . 140 8.1 1.1 8.1 1.2 8.1 1.3 8.1 1.5 8.11.6 Conversion to C data types . 140 8.11.7 include files . 140 PIN and BLOCK data structure requir
38、ements 141 DCMSTD-STRUCT Standard Structure . 142 8.13.1 Alternate semantics for Standard Structure fields 145 8.13.2 Reserved fields 145 8.13.3 Standard Structure value restriction 145 DCMTransmittedInfo structure . 146 Environment or user variables 146 PI functions summary 146 8.16.1 Expose functi
39、ons . 146 8.16.2 External functions 149 8.16.3 Implicit functions . 151 8.16.4 PI function table description 154 PI function descriptions . 156 8.17.1 Interconnect loading related functions 156 8.17.2 Interconnect delay related functions 162 8.17.3 Functions accessing netlist information . 165 8.17.
40、4 Functions exporting limit information . 186 8.17.5 Functions gettindsetting model information 188 8.17.6 Functions importing instance name information . 199 8.17.7 Process information functions . 202 8.17.8 Miscellaneous standard interface functions . 203 8.17.9 Power related functions 213 8.17.10
41、 Array manipulation functions . 225 8.17.1 1 Initialization functions . 229 8.17.12 Calculation functions 240 8.17.13 Modeling functions . 245 86Standard structure (dcmstd-stru.h) file . 257 Standard macros (dcmstd-macs.h) file . 273 Standard interface structures (dcmintth) file 276 Standard loading
42、 (dcm1oad.h) file . 280 Standard debug (dcmdebug.h) file . 282 Standard array (dcmgarray.h) file . 297 DCM user array defines (dcmuarray.h) file 301 Standard platform-dependency (dcmp1tfm.h) file . 303 Standard state variables (dcmstate.h) file . 310 Standard table descriptor(dcmutab.h) 313 9 . Para
43、sitics . 313 9.1 Introduction 314 9.2 Targeted applications for SPEF . 314 Seite 6 EN 61 523-1 12002 9.3 SPEF specification . 314 9.3.1 Grammar . 314 9.3.2 Filesyntax 316 9.3.3 Escaping rules . 323 9.3.4 Comments 324 9.3.5 File semantics . 324 9.4 Examples 340 9.4.1 Basic DNET file 340 9.4.2 Basic R
44、-NET file . 343 9.4.3 9.4.4 DNET with triplet par-value . 346 9.4.5 R-NET with poles and residues plus triplet par-value 349 9.4.6 Merging SPEF files . 350 Physical design exchange 356 10.1 Introduction 357 10.1.1 Scope 357 10.1.2 Targeted applications 357 10.2 PDEF specification 358 10.2.1 PDEF gra
45、mmar 358 10.2.2 PDEF file syntax . 360 10.2.3 Comments within a PDEF file . 364 10.2.4 PDEF name semantics . 364 10.2.5 PDEF file semantics 367 10.2.6 Attributes . 378 10.3 Examples 398 10.3.1 Escaping 399 10.3.2 Clusters 399 10.3.3 Globalrouting . 403 10.3.4 Symbolic placement constraints using PDE
46、F . 404 A . Implementation requirements 407 B . Calculation of total load capacitance in the DPCS . 409 C . HoldControl 412 R-NET with poles and residues plus name mapping . 344 10 . D . Bibliography 417 Seite 7 EN 61523-1 12002 List of Figures FIGURE 5-1 5-2 8- 1 8-2 8-3 8-4 8-5 8-6 8-7 8-8 8-9 8-1
47、0 8-1 1 8-12 9- 1 10-1 10-2 10-3 10-4 10-5 10-6 10-7 c . 1 c.2 c.3 c.4 c.5 C.6 PAGE High-level DPCS architecture 24 High-level DPCS architecture linkage structure . 26 DPCM/application procedural interface 129 PINandPTNLIST . 142 PI function table example . 155 Parallel drivers example 168 Capacitan
48、cevalueexample 173 Passed and receiver pin pointers example . 184 Biascalculation . 244 Clockseparation 244 Different edges . 245 Sample MODELPROC results . 253 Additional MODELPROC results . 254 SPEF targeted applications 314 PDEF targeted applications . 358 Hierarchicalroutes 375 Clusters cross lo
49、gic hierarchy 400 Illustration of the chip used in the example . 400 A global route 404 Symbolic cell and cluster placement . 405 Symbolic pin and net placement 406 Transparent latch pair feedback 412 Overlap period 413 Padding the paths . 414 Stable overlap period . 414 Hold Control modeling . 415 Snipped feedback line 416 Integer LSB example . 215 Seite 8 EN 61523-1 :2002 List of Tables TABLE 6- 1 6-2 6-3 6-4 6-5 6-6 6-7 6-8 6-9 6-10 6-1 1 6-12 6-13 6-14 6-15 6-16 7- 1 7-2 7-3 7-4 8- 1 8-2 8-3 8-4 8-5 8-6 8-7 8-8 8-9 8-10 8-1 1
