1、UNIN INTERNACIONAL DE TELECOMUNICACIONESUIT-T G.192SECTOR DE NORMALIZACIN (03/96)DE LAS TELECOMUNICACIONESDE LA UITCARACTERSTICAS GENERALES DE LASCONEXIONES Y CIRCUITOS TELEFNICOSINTERNACIONALESINTERFAZ PARALELO DIGITAL COMNPARA ACTIVIDADES DE NORMALIZACINDE SEALES VOCALESRecomendacin UIT-T G.192(An
2、teriormente Recomendacin del CCITT)PREFACIOEl UIT-T (Sector de Normalizacin de las Telecomunicaciones) es un rgano permanente de la Unin Internacional deTelecomunicaciones (UIT). Este rgano estudia los aspectos tcnicos, de explotacin y tarifarios y publica Recomen-daciones sobre los mismos, con mira
3、s a la normalizacin de las telecomunicaciones en el plano mundial.La Conferencia Mundial de Normalizacin de las Telecomunicaciones (CMNT), que se celebra cada cuatro aos,establece los temas que han de estudiar las Comisiones de Estudio del UIT-T, que a su vez producen Recomendacionessobre dichos tem
4、as.La aprobacin de Recomendaciones por los Miembros del UIT-T es el objeto del procedimiento establecido en laResolucin N. 1 de la CMNT (Helsinki, 1 al 12 de marzo de 1993).La Recomendacin UIT-T G.192 ha sido preparada por la Comisin de Estudio 15 (1993-1996) del UIT-T y fueaprobada por el procedimi
5、ento de la Resolucin N. 1 de la CMNT el 19 de marzo de 1996._NOTAEn esta Recomendacin, la expresin Administracin se utiliza para designar, en forma abreviada, tanto unaadministracin de telecomunicaciones como una empresa de explotacin reconocida de telecomunicaciones. UIT 1996Es propiedad. Ninguna p
6、arte de esta publicacin puede reproducirse o utilizarse, de ninguna forma o por ningn medio,sea ste electrnico o mecnico, de fotocopia o de microfilm, sin previa autorizacin escrita por parte de la UIT.Recomendacin G.192 (03/96) iNDICERecomendacin G.192 (03/96)Pgina1 Alcance. 12 Introduccin 13 Defin
7、iciones 14 Descripcin general de la interfaz paralelo digital . 24.1 Descripcin lgica. 34.2 Reloj maestro y reiniciacin maestra 34.3 Temporizacin, intervalos de tiempo y capacidad 44.4 Procedimiento de reiniciacin. 55 Implementacin del soporte fsico 55.1 Tipo de conectores, asignacin de patillas y c
8、ableado 55.2 Excitadores de lnea y terminacin del receptor . 55.3 Multiplexor distribuido . 55.4 Retardos de seal dentro de los dispositivos. 9Anexo A Implementacin de la DPI utilizando circuitos integrados lgicos TTL . 9Anexo B Formatos de datos 12B.1 Seales de tiempo 13B.2 Tren de bits codificado
9、14Anexo C Reglas para la implementacin de cdecs . 15Anexo D Ejemplo de configuraciones de prueba para laboratorios centrales (de acogida) 15Apndice I Interfaz paralela de prueba de cdecs vocales a 8 kbit/s del UIT-T. 17I.1 Especializacin de la interfaz 17I.2 Formatos de datos . 18Referencias. 18ii R
10、ecomendacin G.192 (03/96)RESUMENEsta Recomendacin define la especificacin fsica, elctrica y lgica de una interfaz paralelo digital que ha de utilizarsepara interconectar los diferentes dispositivos necesarios en las actividades de normalizacin de los cdecs vocalespatrocinados por el UIT-T.En esta Re
11、comendacin se incluyen los formatos de datos a la entrada y a la salida del codificador, decodificador ydispositivos de manipulacin de bits.Por ltimo, se incluyen reglas para la implementacin de cdecs que garanticen el correcto interfuncionamiento dedispositivos interconectados utilizando esa interf
12、az paralelo digital.Recomendacin G.192 (03/96) 1Recomendacin G.192Recomendacin G.192 (03/96)INTERFAZ PARALELO DIGITAL COMN PARA ACTIVIDADESDE NORMALIZACIN DE SEALES VOCALES(Ginebra, 1996)1 AlcanceEsta Recomendacin describe una interfaz de entrada y salida paralelo a 16 bits para la interconexin de d
13、ispositivos deprueba y de referencia en actividades de normalizacin del UIT-T.2 IntroduccinEl historial de la especificacin de la interfaz paralelo digital (DPI, digital parallel interface) se remonta a las pruebascon cdecs a 64 kbit/s de seales vocales de banda ancha del CCITT que condujeron a la a
14、ctual Recomendacin G.722,en la que se utilizaba una interfaz paralela similar. Esa interfaz se simplific para que encajase en un conector de25 patillas destinado a las sesiones de laboratorios de acogida de las pruebas subjetivas del cdec a velocidad normal delsistema GSM. Esta interfaz simplificada
15、 ha sido tambin utilizada en la normalizacin del sistema GSM de segundageneracin y en la normalizacin del codificador vocal a 8 kbit/s del UIT-T. La interfaz es sencilla de construir y fcil deutilizar, y, comparada con una interfaz serie, permite un acceso ms sencillo al flujo de datos para la super
16、visin ymedicin de parmetros del cdec, por ejemplo, retardo y temporizacin.Esta Recomendacin est estructurada como sigue: se incluye primero una visin general de los principios de la interfaz,con una descripcin funcional de las seales y lneas de datos. Se consideran a continuacin los aspectos del equ
17、ipofsico. En los anexos se incluyen las especializaciones de la interfaz. Estas especializaciones involucran: la implementacin de la DPI utilizando circuitos integrados de la familia TTL; descripcin de los formatos de datos basada en el tipo de dispositivo en el que se emplea la DPI; reglas de imple
18、mentacin del dispositivo cuando se trata de un codificador vocal; y ejemplos de configuracin de la DPI.A modo de informacin se incluye como apndice una descripcin de la especificacin utilizada para los trabajos dellaboratorio de acogida del codificador a 8 kbit/s del UIT-T.3 DefinicionesA los efecto
19、s de la presente Recomendacin, son aplicables las definiciones y abreviaturas siguientes:3.1 cdec: Par codificador/decodificador.3.2 seal de tren de bits: Una de las posibles representaciones de seal en la DPI, que representa en general laseal a la salida de un codificador, o a la entrada de un deco
20、dificador. Puede ser tambin la representacin de un canal decomunicacin.3.3 CuT: Cdec en prueba (codec under test).3.4 DPD: Dispositivo de procesamiento digital (digital processing device).3.5 DPI: Interfaz paralela digital (digital parallel interface) definida en esta Recomendacin.3.6 intervalo de t
21、iempo de la interfaz (INTI, interface timeslot): Intervalo de tiempo de frente de subida a frentede subida de la seal de reloj. Un INTI marcado designa un INTI que se produce junto con la seal de marca activa (alta)y un INTI no marcado cuando la marca es baja.3.7 LSb: Bit menos significativo (least
22、significant bit).3.8 seal de marca (Mark, mark signal): Seal de un bit que indica si los datos en el bus de datos son vlidos ono.3.9 MSb: Bit ms significativo (most significant bit).2 Recomendacin G.192 (03/96)3.10 operacin normal: Modo de operacin de la interfaz utilizado para procesamiento ordinar
23、io por losdispositivos. Alternativa a la operacin reiniciacin.3.11 operacin reiniciacin: Procedimiento iniciado cuando la seal reiniciacin est activa durante 16 INTI, y quedura 1616 INTI en total. Utilizada para sincronizar todos los dispositivos de la cadena a su estado de reiniciacin inicial.Tras
24、el final de la operacin reiniciacin, la DPI y los dispositivos interconectados reanudan la operacin normal.NOTA 1616 INTI representan 1 ms (16 INTI) ms 100 ms (1600 INTI) para un reloj de 16 kHz.3.12 reiniciacin (Reset): Seal activa-baja de un bit, utilizada para iniciar la operacin reiniciacin.3.13
25、 Rx_Clk: Seal de reloj hacia atrs. Utilizada para sincronizar dispositivos cuando el reloj maestro se halla enuno de los dispositivos intermedios de la cadena.3.14 Bit programado: Elemento de la seal de tren de bits codificada en la que los bits lgicos 1 y 0 estnrepresentados por palabras de 16 bits
26、 ajustadas a derecha.3.15 palabra de sincronizacin: Elemento de la seal de tren de bits codificada proporcionada para fines desincronizacin y de borrado de tramas.3.16 seal de tiempo: Otra de las posibles representaciones de seal en la DPI, en general representando muestrasde tiempo, utilizada neces
27、ariamente entre la fuente de datos, sumidero de datos y cdecs.3.17 Tx_Clk: Seal de reloj hacia adelante. Seal de variacin temporal continua que proporciona la velocidadbsica de los dispositivos interconectados.4 Descripcin general de la interfaz paralelo digitalNormalmente un conjunto de datos de pr
28、ueba digitales se procesan a lo largo de diferentes cdecs en prueba (CuT)durante un procedimiento de normalizacin de un cdec vocal por el UIT-T. La Figura 1 presenta un ejemplo deconfiguracin de prueba en el que tres dispositivos de procesamiento digital (DPD) son interconectados por medio de laDPI.
29、 Cada uno de los DPD tiene una DPI de entrada y una de salida.T1519660-95/d01FIGURA 1/G.192Configuracin de prueba genrica en la que se utiliza la DPIDPI DPI DPI DPIFuentede datosSumiderode datosDis positivo deprocesamientodigital 1Dispositivo deprocesamientodigital 2Dispositivo deprocesamientodigita
30、l 3FIGURE 1/G.192.D01 = 4 cmUn conjunto de datos de prueba digitales (normalmente habla digitalizada) es enviado sncronamente desde la fuente dedatos al primer DPD, que podra ser la porcin codificadora de un CuT. Los datos procesados se envan entonces en unformato apropiado al segundo DPD de la cade
31、na, por ejemplo, un modelo de canal. Tras su procesamiento por elsegundo DPD, los datos se envan al ltimo DPD de la cadena del ejemplo, que podra ser la porcin decodificadora deun CuT. Los datos que salen de este ltimo DPD son finalmente recogidos por el sumidero de datos. Debe sealarse queel tipo d
32、e datos en los diferentes usos de la DPI de la Figura 1 no necesitan tener el mismo formato.En principio podra conectarse cualquier nmero de DPD, permitiendo construir estructuras complejas (por ejemplo,para simular un tndem de cdecs en dos sistemas mviles celulares digitales diferentes). En el Anex
33、o D a estaRecomendacin figuran otros ejemplos de aplicacin.La interfaz es incapaz de transportar en paralelo hasta 16 bits de datos (D15D0) de un dispositivo (transmisor) a otro(receptor). Las palabras de datos vlidas se identifican por medio de bits de marca.Recomendacin G.192 (03/96) 3Una seal de
34、reloj transmitida en paralelo con las lneas de datos de la interfaz en el sentido hacia adelante (Tx_Clk).Tambin hay disponible una seal de reloj en el sentido hacia atrs (Rx_Clk), que podra utilizarse para fines especiales.Una seal /Reset activa-baja es aplicada con fines de sincronizacin en los di
35、spositivos de una cadena.4.1 Descripcin lgicaLas configuraciones del soporte fsico de prueba pueden diferir en cada proceso de normalizacin. Sin embargo, elformato bsico para que los datos pasen a travs de la DPI es el mismo. Se compone de palabras de datos de 16 bits,sincronizadas y desincronizadas
36、 a una cierta velocidad (por ejemplo, 16 kHz) y marcadas como vlidas o no vlidasmediante un bit de marca especial, como se indica en la Figura 2. La transmisin a todo lo largo de la configuracin depruebas se procesa sncronamente y el bit de marca identifica si el dispositivo precedente estaba listo
37、para enviar datoso no.La Figura 3 describe una estructura de soporte fsico genrica para la DPI. Todas las lneas de datos, de marca y de relojse memorizan en los extremos transmisor y receptor. Los bits de datos y de marca se almacenan en un registro paralelodurante un intervalo de tiempo de interfaz
38、. La estructura de soporte fsico es independiente de la familia lgica utilizada,pero se necesita la misma familia para un determinado par de extremos transmisor y receptor interconectados. Si senecesita una terminacin para reducir las reflexiones de seal, ha de ser adecuada (y posiblemente especfica
39、) para lafamilia lgica elegida.D15D14D13D12:D3D2D1D0:0010000001 1 1 1111T1519670-95/d020FIGURA 2/G.192Ejemplo de un posible flujo de datos en la DPIdatosnovlidosdatosnovlidosdatosnovlidosdatosnovlidosdatosnovlidosdatosnovlidosdatosnovlidosdatosnovlidosdatosnovlidosdatosnovlidosdatosvlidosdatosvlidos
40、datosvlidosdatosvlidosdatosvlidosdatosvlidosdatosvlidosdatosvlidosMarcaDatos no vlidos, irrelevante0 Bit bajo1 Bit altoFIGURE 2/G.192.D02 = 9.5 cmEn tanto que la Figura 3 representa la interfaz desde el punto de vista de dos dispositivos interconectados, la Figura 4representa la interfaz desde el pu
41、nto de vista de un determinado dispositivo. Puede verse en ellas dnde reside elalgoritmo, las lneas de datos que se supone que utiliza, y cmo se encaminan las otras seales de control dentro y atravs de un determinado DPD. En la Figura 4 se dan ejemplos de tres montajes de dispositivos. Esta figura s
42、e describecon ms detalles en 4.2.Hasta ahora slo se ha probado y utilizado una implementacin TTL (lgica transistor-transistor) del soporte fsicobsico. Su descripcin figura en el Anexo A.4.2 Reloj maestro y reiniciacin maestraLa seal de reloj para dispositivos interconectados por la DPI debe ser gene
43、rada slo por un dispositivo de la cadena. Elreloj maestro en el caso ms simple es proporcionado por la fuente de datos. En este caso slo es necesaria una lnea dereloj en sentido hacia adelante, es decir, de la fuente de datos al sumidero de datos pasando por los dispositivosinterconectados.4 Recomen
44、dacin G.192 (03/96)T1519680-95/d03FIGURA 3/G.192Diagrama bsico de la implementacin del soporte fsico de la DPIConector macho de 25 patillas Conector hembra de 25 patillasCableExcitadorde lneaJuego de registradores Juego de registradoresSealvocalExcitador de lnea Excitador de lneaDatos DatosMarca Mar
45、caHaciaadelanteHacia atrs/Reiniciacin /ReiniciacinTierra TierraSentido SentidoLado transmisor Lado receptor16 16Tx_ClkRx_ClkExcitadorde lneaTx_ClkRx_ClkSealvocalFIGURE 3/G.192.D03 = 12.5 cmEn otros casos, como se ilustra en la Figura 4, el reloj maestro puede ser un dispositivo situado en otro lugar
46、 de lacadena. Podra producirse, por ejemplo, al conectar un cdec a un canal real. En esta situacin, el canal debeproporcionar el reloj maestro y la reiniciacin maestra, y todos los dems dispositivos deben sincronizarse al canal. Elcanal tiene que generar relojes en sentido hacia adelante (Tx_Clk) y
47、en sentido hacia atrs (Rx_Clk) a lo largo de lacadena. Todos los dispositivos de la cadena deben configurarse para utilizar Rx_Clk o Tx_Clk, segn dnde est situadoel reloj maestro. Vase en la Figura 4 un ejemplo de configuracin.Igual ocurre con la seal de reiniciacin, que un dispositivo determinado d
48、ebe obtener de su interfaz de salida (en losdispositivos situados antes de la reiniciacin maestra) o de su interfaz de entrada (en los dispositivos situados msadelante).4.3 Temporizacin, intervalos de tiempo y capacidadLos bits de datos y de marca se sincronizan en salida desde el lado transmisor en el frente de subida de Tx_Clk y enentrada en el lado receptor en el frente de bajada de Tx_Clk (vase la Figura 5).Un intervalo de tiempo de interfaz (INTI) se define como un periodo de reloj desde el frente de subida al frente debajada de
