1、 UNIN INTERNACIONAL DE TELECOMUNICACIONES UIT-T G.727SECTOR DE NORMALIZACIN DE LAS TELECOMUNICACIONES DE LA UIT Apndice ISoporte lgico(03/91)SERIE G: SISTEMAS Y MEDIOS DE TRANSMISIN, SISTEMAS Y REDES DIGITALES Sistemas de transmisin digital Equipos terminales Codificacin de seales analgicas mediante
2、 mtodos diferentes de la MIC Descripcin de las secuencias de pruebas digitales para la verificacin del algoritmo MICDA jerarquizada con 5, 4, 3 y 2 bits/muestra de la Recomendacin G.727 PREFACIO La UIT (Unin Internacional de Telecomunicaciones) es el organismo especializado de las Naciones Unidas en
3、 el campo de las telecomunicaciones. El UIT-T (Sector de Normalizacin de las Telecomunicaciones de la UIT) es un rgano permanente de la UIT. Este rgano estudia los aspectos tcnicos, de explotacin y tarifarios y publica Recomendaciones sobre los mismos, con miras a la normalizacin de las telecomunica
4、ciones en el plano mundial. La Conferencia Mundial de Normalizacin de las Telecomunicaciones (CMNT), que se celebra cada cuatro aos, establece los temas que han de estudiar las Comisiones de Estudio del UIT-T, que a su vez producen Recomendaciones sobre dichos temas. La aprobacin de Recomendaciones
5、por los Miembros del UIT-T es el objeto del procedimiento establecido en la Resolucin N. 1 de la CMNT. En ciertos sectores de la tecnologa de la informacin que corresponden a la esfera de competencia del UIT-T, se preparan las normas necesarias en colaboracin con la ISO y la CEI. PROPIEDAD INTELECTU
6、AL La UIT seala a la atencin la posibilidad de que la utilizacin o aplicacin de la presente Recomendacin suponga el empleo de un derecho de propiedad intelectual reivindicado. La UIT no adopta ninguna posicin en cuanto a la demostracin, validez o aplicabilidad de los derechos de propiedad intelectua
7、l reivindicados, ya sea por los miembros de la UIT o por terceros ajenos al proceso de elaboracin de Recomendaciones. En la fecha de aprobacin de la presente Recomendacin, la UIT ha recibido/no ha recibido notificacin de propiedad intelectual, protegida por patente, que puede ser necesaria para apli
8、car esta Recomendacin. Sin embargo, debe sealarse a los usuarios que puede que esta informacin no se encuentre totalmente actualizada al respecto, por lo que se les insta encarecidamente a consultar la base de datos sobre patentes de la TSB. UIT 1997 Es propiedad. Ninguna parte de esta publicacin pu
9、ede reproducirse o utilizarse, de ninguna forma o por ningn medio, sea ste electrnico o mecnico, de fotocopia o de microfilm, sin previa autorizacin escrita por parte de la UIT. Recomendacin G.727 Apndice I Descripcin de las secuencias de prueba 1 DESCRIPCIN DE LAS SECUENCIAS DE PRUEBAS DIGITALES PA
10、RA LA VERIFICACIN DEL ALGORITMO MICDA JERARQUIZADA CON 5, 4, 3 Y 2 BITS/MUESTRA DE LA RECOMENDACIN G.727 1 Introduccin Este informe tcnico describe las secuencias (vectores) de prueba para los algoritmos de MICDA jerarquizada de la Recomendacin G.727. Las secuencias de prueba estn dispuestas en seis
11、 disquetes, tres de los cuales son para la ley- y tres para la ley-A: 1) Los disquetes 1 y 2 contienen las secuencias de prueba de reinicializacin y de convergencia para los algoritmos de MICDA jerarquizada (5,2), (5,3) y (5,4) correspondientes a la ley- y a la ley-A, respectivamente. 2) Los disquet
12、es 3 y 4 contienen las secuencias de prueba de reinicializacin y de convergencia para los algoritmos de MICDA jerarquizada (4,2), (4,3) y (4,4) correspondientes a la ley- y a la ley-A, respectivamente. 3) Los disquetes 5 y 6 contienen las secuencias de prueba de reinicializacin y de convergencia par
13、a los algoritmos de MICDA jerarquizada (2,2), (3,2) y (3,3) correspondientes a la ley- y a la ley-A, respectivamente. Los disquetes responden al sistema operativo MS-DOS y son de 3 pulgadas1. En un fichero READ.ME se enumera el contenido de cada disquete. 2 Descripcin general El procedimiento de pru
14、eba de verificacin consiste en aplicar una secuencia de entrada a una implementacin de MICDA jerrquica y en verificar que la secuencia de salida es la misma secuencia en el fichero de salida para las mismas condiciones de prueba (ley de codificacin MIC, tipo de entrada, estado inicial de la implemen
15、tacin). Hay tres tipos de secuencias de entrada. El primer tipo consta de varias entradas MIC sinusoidales que son representativas de las seales previstas en funcionamiento normal. Dichas seales se denominan “entradas normales“. Un segundo grupo de secuencias de entrada es el conjunto de “entradas d
16、e sobrecarga“ que contienen seales MIC de amplitudes muy grandes. El tercer grupo es el conjunto de secuencias MICDA realizables por el algoritmo en una manera que no es posible con ninguna secuencia de entrada MIC. Estas secuencias prueban las caractersticas aritmticas y algortmicas del decodificad
17、or MICDA llevndolo a dos estados a los que no se puede llegar mediante seales MIC en condiciones normales. Por ejemplo, estos estados pueden producirse como consecuencia de errores en la lnea de transmisin. A estas secuencias intermedias se las denomina “entradas-I“. Los valores (o muestras) conteni
18、dos en un fichero de prueba vienen dados en representacin hexadecimal ASCII con dos caracteres hexadecimales por valor de 8 bits. En los ficheros con valores MICDA de 5 bits, los 3 bits ms significativos se ponen a 0. Los ficheros que contienen valores MICDA de 4 bits, tienen los 4 bits ms significa
19、tivos de cada valor puestos a 0. Los ficheros que _ 1Se ha observado que estos disquetes no siempre se copian correctamente utilizando DISKCOPY debido a la interaccin de DISKCOPY con ciertas secuencias de caracteres que se hallan en las secuencias de prueba. Cada fichero debe copiarse por separado u
20、tilizando COPY, o se debe utilizar XCOPY en lugar de DISKCOPY. 2 Recomendacin G.727 Apndice I Descripcin de las secuencias de prueba contienen valores MICDA de 3 bits, tienen los 5 bits ms significativos de cada palabra puestos a 0. Para los ficheros que contienen valores MICDA de 2 bits, los 6 bits
21、 ms significativos se ponen a 0. Todas las entradas de ley-A MIC van segn el formato especificado en el cuadro 1a/G.711, es decir, los bits pares estn invertidos. Cada lnea de cada fichero contiene hasta 32 valores ( 64 caracteres) y termina con un carcter de cambio de lnea. Se agregan a cada ficher
22、o dos caracteres hexadecimales que representan el resultado de un clculo de suma de comprobacin en todo el fichero. Esta suma de comprobacin es el resto de la divisin por 255 de la suma de todos los valores de muestra (dos caracteres hexadecimales comprenden un valor de muestra) en el fichero. 3 Con
23、figuraciones de prueba Las secuencias de prueba se derivan de las dos configuraciones indicadas en las figuras 1 y 2, respectivamente. La configuracin de la figura 1 es la disposicin normalizada en la que el codificador transmite (sin errores) al decodificador. La configuracin de la figura 2 permite
24、 generar secuencias de palabras MICDA que normalmente no procederan de un codificador. El formato de palabras para las diversas secuencias se indican en el cuadro 1. T1527200-97SSDSecuencia deentrada MICSecuencia desalida MICCodificador DecodificadorI o IcSecuencia de salidaMICDAFigura 1 Configuraci
25、n del codificador-decodificador T1527210-97Secuencia deentrada MICDASecuencia desalida MICDecodificadorI o IcSDFigura 2 Configuracin del decodificador solamente Cuadro 1 Formato de palabra para las secuencias de prueba Nombre Descripcin Formato de palabra S Palabra de entrada MIC Idntico al de SP, d
26、escrito en el subbloque COMPRESS del ajustador de codificacin sncrona (6.2.10/G.727) I, IcPalabra MICDA Como se especifica en el subbloque RECONST del cuantificador adaptativo inverso (6.2.4/G.727) SD Palabra de salida MIC Idntico al de SP, descrito en el subbloque COMPRESS (6.2.10/G.727) Recomendac
27、in G.727 Apndice I Descripcin de las secuencias de prueba 3 4 Combinaciones de prueba El estado inicial de la implementacin debe ser un estado de reinicializacin del algoritmo definido en el cuadro 2, o un estado inicial bien definido que sigue a la aplicacin de una secuencia de inicializacin. De es
28、ta manera, hay dos tipos de secuencias de prueba, las secuencias de reinicializacin y las de inicializacin. Cuadro 2 Valores de estado en la reinicializacin Variable Valor A1, A20 B1, ., B60 DQ1, ., DQ632 PK1, PK20 SR1, SR232 TD 0YL 34816 YU 544 Las secuencias de inicializacin se basan en los estado
29、s iniciales que siguen a la aplicacin de una secuencia de inicializacin. Estas secuencias se describen con ms detalle en 6.4. Para cada estado inicial, se consideran ambas leyes MIC (ley-A y ley-). Para el interfuncionamiento de ambas leyes MIC, deben considerarse cuatro combinaciones posibles de en
30、trada/salida, como se indica en el cuadro 3. Cuadro 3 Combinaciones de entrada/salida Entrada Salida ley-A ley-A ley- ley- ley-A ley- ley- ley-A 5 Organizacin de la prueba Los cuadros 4 a 7 contienen los nombres de los ficheros que contienen las diversas secuencias de reinicializacin/inicializacin p
31、ara los casos siguientes: 1) ley-; 2) ley-A; 3) A; y 4) A . Los ficheros cuyos nombres empiezan con una “R“ contienen las secuencias de reinicializacin, mientras que los nombres de los ficheros de secuencias de inicializacin empiezan con una “H“. El sufijo “I“ se reserva para la respuesta intermedia
32、 del codificador MICDA a la entrada MIC. Los ficheros con el sufijo “O“ son ficheros MIC de salida. 4 Recomendacin G.727 Apndice I Descripcin de las secuencias de prueba Cuadro 4 Secuencias de reinicializacin e inicializacion para la ley- Normal Entrada-I Sobrecarga Algoritmo Entrada (MIC) Intermedi
33、a (MICDA) Salida (MIC) Entrada(MICDA)Salida (MIC) Entrada(MIC) Intermedia (MICDA) Salida (MIC) 5,2 NRM.M RN52_M.I HN52_M.I RN52_M.OHN52_M.OI40 RI52_M.OHI52_M.OOVR.M RV52_M.I HV52_M.I RV52_M.OHV52_M.O4,2 NRM.M RN42_M.I HN42_M.I RN42_M.OHN42_M.OI32 RI42_M.OHI42_M.OOVR.M RV42_M.I HV42_M.I RV42_M.OHV42_
34、M.O3,2 NRM.M RN32_M.I HN32_M.I RN32_M.OHN32_M.OI24 RI32_M.OHI32_M.OOVR.M RV32_M.I HV32_M.I RV32_M.OHV32_M.O2,2 NRM.M RN22_M.I HN22_M.I RN22_M.OHN22_M.OI16 RI22_M.OHI22_M.OOVR.M RV22_M.I HV22_M.I RV22_M.OHV22_M.O5,3 NRM.M RN53_M.I HN53_M.I RN53_M.OHN53_M.OI40 RI53_M.OHI53_M.OOVR.M RV53_M.I HV53_M.I R
35、V53_M.OHV53_M.O4,3 NRM.M RN43_M.I HN43_M.I RN43_M.OHN43_M.OI32 RI43_M.OHI43_M.OOVR.M RV43_M.I HV43_M.I RV43_M.OHV43_M.O3,3 NRM.M RN33_M.I HN33_M.I RN33_M.OHN33_M.OI24 RI33_M.OHI33_M.OOVR.M RV33_M.I HV33_M.I RV33_M.OHV33_M.O5,4 NRM.M RN54_M.I HN54_M.I RN54_M.OHN54_M.OI40 RI54_M.OHI54_M.OOVR.M RV54_M.
36、I HV54_M.I RV54_M.OHV54_M.O4,4 NRM.M RN44_M.I HN44_M.I RN44_M.OHN44_M.OI32 RI44_M.OHI44_M.OOVR.M RV44_M.I HV44_M.I RV44_M.OHV44_M.OCuadro 5 Secuencias de reinicializacin e inicializacin para la ley-A Normal Entrada-I Sobrecarga Algoritmo Entrada (MIC) Intermedia (MICDA) Salida (MIC) Entrada(MICDA)Sa
37、lida (MIC) Entrada(MIC) Intermedia (MICDA) Salida (MIC) 5,2 NRM.A RN52_A.I HN52_A.I RN52_A.OHN52_A.OI40 RI52_A.OHI52_A.OOVR.A RV52_A.I HV52_A.I RV52_A.OHV52_A.O4,2 NRM.A RN42_A.I HN42_A.I RN42_A.OHN42_A.OI32 RI42_A.OHI42_A.OOVR.A RV42_A.I HV42_A.I RV42_A.OHV42_A.O3,2 NRM.A RN32_A.I HN32_A.I RN32_A.O
38、HN32_A.OI24 RI32_A.OHI32_A.OOVR.A RV32_A.I HV32_A.I RV32_A.OHV32_A.O2,2 NRM.A RN22_A.I HN22_A.I RN22_A.OHN22_A.OI16 RI22_A.OHI22_A.OOVR.A RV22_A.I HV22_A.I RV22_A.OHV22_A.O5,3 NRM.A RN53_A.I HN53_A.I RN53_A.OHN53_A.OI40 RI53_A.OHI53_A.OOVR.A RV53_A.I HV53_A.I RV53_A.OHV53_A.O4,3 NRM.A RN43_A.I HN43_
39、A.I RN43_A.OHN43_A.OI32 RI43_A.OHI43_A.OOVR.A RV43_A.I HV43_A.I RV43_A.OHV43_A.O3,3 NRM.A RN33_A.I HN33_A.I RN33_A.OHN33_A.OI24 RI33_A.OHI33_A.OOVR.A RV33_A.I HV33_A.I RV33_A.OHV33_A.O5,4 NRM.A RN54_A.I HN54_A.I RN54_A.OHN54_A.OI40 RI54_A.OHI54_A.OOVR.A RV54_A.I HV54_A.I RV54_A.OHV54_A.O4,4 NRM.A RN
40、44_A.I HN44_A.I RN44_A.OHN44_A.OI32 RI44_A.OHI44_A.OOVR.A RV44_A.I HV44_A.I RV44_A.OHV44_A.ORecomendacin G.727 Apndice I Descripcin de las secuencias de prueba 5 Cuadro 6 Secuencias cruzadas de reinicializacin e inicializacin para A Normal Sobrecarga Algoritmo Entrada (MIC) Intermedia(MICDA) Salida
41、(MIC) Entrada (MIC) Intermedia (MICDA) Salida (MIC) 5,2 NRM.M RN52_M.I HN52_M.I RN52_C.OHN52_C.O OVR.M RV52_M.I HV52_M.I RV52_C.OHV52_C.O 4,2 NRM.M RN42_M.I HN42_M.I RN42_C.OHN42_C.O OVR.M RV42_M.I HV42_M.I RV42_C.OHV42_C.O 3,2 NRM.M RN32_M.I HN32_M.I RN32_C.OHN32_C.O OVR.M RV32_M.I HV32_M.I RV32_C.
42、OHV32_C.O 2,2 NRM.M RN22_M.I HN22_M.I RN22_C.OHN22_C.O OVR.M RV22_M.I HV22_M.I RV22_C.OHV22_C.O 5,3 NRM.M RN53_M.I HN53_M.I RN53_C.OHN53_C.O OVR.M RV53_M.I HV53_M.I RV53_C.OHV53_C.O 4,3 NRM.M RN43_M.I HN43_M.I RN43_C.OHN43_C.O OVR.M RV43_M.I HV43_M.I RV43_C.OHV43_C.O 3,3 NRM.M RN33_M.I HN33_M.I RN33
43、_C.OHN33_C.O OVR.M RV33_M.I HV33_M.I RV33_C.OHV33_C.O 5,4 NRM.M RN54_M.I HN54_M.I RN54_C.OHN54_C.O OVR.M RV54_M.I HV54_M.I RV54_C.OHV54_C.O 4,4 NRM.M RN44_M.I HN44_M.I RN44_C.OHN44_C.O OVR.M RV44_M.I HV44_M.I RV44_C.OHV44_C.O Cuadro 7 Secuencias cruzadas de reinicializacin e inicializacin para A Nor
44、mal Sobrecarga Algoritmo Entrada (MIC) Intermedia(MICDA) Salida (MIC) Entrada (MIC) Intermedia (MICDA) Salida (MIC) 5,2 NRM.A RN52_A.I HN52_A.I RN52_X.OHN52_X.O OVR.A RV52_A.I HV52_A.I RV52_X.OHV52_X.O 4,2 NRM.A RN42_A.I HN42_A.I RN42_X.OHN42_X.O OVR.A RV42_A.I HV42_A.I RV42_X.OHV42_X.O 3,2 NRM.A RN
45、32_A.I HN32_A.I RN32_X.OHN32_X.O OVR.A RV32_A.I HV32_A.I RV32_X.OHV32_X.O 2,2 NRM.A RN22_A.I HN22_A.I RN22_X.OHN22_X.O OVR.A RV22_A.I HV22_A.I RV22_X.OHV22_X.O 5,3 NRM.A RN53_A.I HN53_A.I RN53_X.OHN53_X.O OVR.A RV53_A.I HV53_A.I RV53_X.OHV53_X.O 4,3 NRM.A RN43_A.I HN43_A.I RN43_X.OHN43_X.O OVR.A RV4
46、3_A.I HV43_A.I RV43_X.OHV43_X.O 3,3 NRM.A RN33_A.I HN33_A.I RN33_X.OHN33_X.O OVR.A RV33_A.I HV33_A.I RV33_X.OHV33_X.O 5,4 NRM.A RN54_A.I HN54_A.I RN54_X.OHN54_X.O OVR.A RV54_A.I HV54_A.I RV54_X.OHV54_X.O 4,4 NRM.A RN44_A.I HN44_A.I RN44_X.OHN44_X.O OVR.A RV44_A.I HV44_A.I RV44_X.OHV44_X.O 5.1 Secuen
47、cias de prueba de reinicializacin Los ficheros de prueba de reinicializacin corresponden a las secuencias siguientes: 6 Recomendacin G.727 Apndice I Descripcin de las secuencias de prueba 1) Secuencias de entrada de codificador MIC de ley- (ley-A) para funcionamiento normal: NRM.M y NRM.A. 2) Secuen
48、cias de salida de codificador MICDA correspondientes a la entrada en 1): RN54_M.I, RN53_M.I, RN52_M.I, RN44_M.I, RN43_M.I, RN42_M.I, RN33_M.I, RN32_M.I, RN22_M.I, RN54_A.I, RN53_A.I, RN52_A.I, RN44_A.I, RN43_A.I, RN42_A.I, RN33_A.I, RN32_A.I, y RN22_A.I. 3) Secuencias de salida de decodificador MIC
49、de ley- (ley-A) correspondientes a la entrada MICDA en 2): RN54_M.O, RN53_M.O, RN52_M.O, RN44_M.O, RN43_M.O, RN42_M.O, RN33_M.O, RN32_M.O, RN22_M.O, RN54_A.O, RN53_A.O, RN52_A.O, RN44_A.O, RN43_A.O, RN42_A.O, RN33_A.O, RN32_A.O y RN22_A.O. 4) Secuencia de entrada de decodificador MICDA (“entrada-I“): I16, I24, I32 e I40. 5) Secuencia de salida MIC de ley-
