1、计算机专业基础综合计算机组成原理（中央处理器）历年真题试卷汇编 1 及答案解析(总分：66.00，做题时间：90 分钟)一、单项选择题(总题数：26，分数：52.00)1.CPU 的功能包括_。【华中科技大学 2007 年】（分数：2.00）A.指令控制、操作控制、时间控制、数据加工B.命令控制、数据控制、时间控制、程序控制C.数据控制、操作控制、时间控制、数据加工D.指令控制、数据控制、时间控制、程序控制2.在 CPU 的设汁中，不需要_。【武汉大学 2006 年】（分数：2.00）A.指令寄存器B.地址译码器C.数据寄存器D.地址寄存器3.下列部件不属于控制器的是_。【沈阳航空工业学院 2
2、005 年】（分数：2.00）A.指令寄存器B.程序计数器C.程序状态字D.时序电路4.通用寄存器是_。【北京邮电大学 2003 年】（分数：2.00）A.可存放指令的寄存器B.可存放程序状态字的寄存器C.本身具有计数逻辑与移位逻辑的寄存器D.可编程指定多种功能的寄存器5.CPU 中保存当前正在执行指令的寄存器是_。【华中科技大学 2007 年】（分数：2.00）A.指令寄存器B.指令译码器C.数据寄存器D.地址寄存器6.条件转移指令执行时所依据的条件来自_。【北京航空航天大学 2002 年】（分数：2.00）A.指令寄存器B.标志寄存器C.程序计数器D.地址寄存器7.指令寄存器的位数取决于_
3、。【中国科学院 1999 年】（分数：2.00）A.存储器的容量B.指令字长C.机器字长D.存储字长8.主存地址寄存器 MAR 的位数与下列哪个寄存器相同_。【中国科学院 1999 年】（分数：2.00）A.主存数据寄存器 MDRB.程序计数器 PCC.指令寄存器 IRD.累加器 AC9.在取指令操作之后，程序计数器中存放的是_。【江苏理工大学 1999 年】（分数：2.00）A.当前指令的地址B.下一条指令的地址C.上一条指令的地址D.程序中指令的数量10.取指令操作_。（分数：2.00）A.受到上一条指令的操作码控制B.受到当前指令的操作码控制C.受到下一条指令的操作码控制D.是控制器固有
4、的功能，不需要在操作码控制下进行11.在一条无条件跳转指令的指令周期内，PC 的值被修改_次。（分数：2.00）A.1B.2C.3D.无法确定12.间址周期结束时，CPJ 内寄存器 MDR 中的内容为_。（分数：2.00）A.指令B.操作数地址C.操作数D.无法确定13.下列 CPU 内部数据通路结构，不正确的是_。【上海大学 1998 年】（分数：2.00）A.单总线结构B.多总线结构C.部件内总线结构D.专用数据通路结构14.在单总线的 CPU 中_。【上海交通大学 2005 年】（分数：2.00）A.ALU 的两个输入端及输出端都可与总线相连B.ALU 的两个输入端可与总线相连，但输出端
5、需通过暂存器与总线相连C.ALU 的一个输入端可与总线相连，其输出端也可与总线相连D.ALU 只能有一个输入端可与总线相连，另一输入端需通过暂存器与总线相连15.采用 CPU 总线结构的数据通路与不采用 CPU 内部总线的数据通路相比_。（分数：2.00）A.前者性能较高B.后者的数据冲突问题较严重C.前者的硬件量大，实现难度高D.以上说法都不对16.硬布线控制器是一种_。【上海大学 1999 年】（分数：2.00）A.组合逻辑控制器B.时序逻辑控制器C.存储逻辑控制器D.组合和时序逻辑控制器17.微操作信号发生器的作用是_。（分数：2.00）A.从主存中取出指令B.完成指令操作码的译码功能C
6、.产生控制时序D.产生各种微操作控制信号18.下列关于指令周期、机器周期、时钟周期说法不正确的是_。【武汉大学 2006 年】（分数：2.00）A.指令周期是指完成一条指令所需的时间，包括取指令、分析指令、执行指令所需的全部时间B.机器周期划分为几个不同的阶段，每个阶段所需的时间称为指令周期C.时钟周期是时钟频率的倒数，也可称为节拍脉冲或 T 周期，是处理操作的最基本单位D.一个指令周期由若干个机器周期组成，每个机器周期又由若干个时钟周期组成19.多时钟周期 CPU 设计是指_。【浙江大学 2004 年】（分数：2.00）A.一条指令一个时钟周期，多条指令因而多条时钟周期B.一条指令需多个时钟
7、周期才能执行完C.CPU 中需多个加法器才能执行完一条指令D.CPU 中设置不同长度的时钟周期20.同步控制是_。【北京理工大学 2005 年】（分数：2.00）A.只适用于 CPU 控制的方式B.只适用于外部设备控制的方式C.由统一时序信号控制的方式D.所有指令执行的时间都相同的方式21.采用同步控制的目的是_。【哈尔滨工程大学 2003 年】（分数：2.00）A.提高执行速度B.简化控制程序C.满足不同操作对时间安排的需要D.满足不同设备对时间安排的需要22.在控制单元的异步控制方式中，各种微操作的执行时间分配方案是_。【西安交通大学 2003 年】（分数：2.00）A.所有微操作分配相同
8、执行时间B.各个微操作需要多长时间就分配多长时间C.大多数微操作分配较短的执行时间，某些复杂微操作分配较长的执行时间D.所有微操作在同一节拍中进行23.异步控制常用于_，作为其主要控制方式。【西安理工大学 2001 年】（分数：2.00）A.微程序控制器B.微型机的 CPU 控制C.组合逻辑控制的 CPU 中断D.计算机主机访问 IO 设备24.指令译码器进行译码的是_。【北京科技大学 2004 年】（分数：2.00）A.整条指令B.指令的操作码字段C.指令的地址D.指令的操作数字段25.在计算机中，存放微指令的控制存储器隶属于_。【北京理工大学 2004 年】（分数：2.00）A.辅助存储器
9、B.高速缓存C.主存储器D.CPU26.微程序控制器中，控制存储器存放的是_。【上海交通大学 1997 年】（分数：2.00）A.指令信息B.数据信息C.控制信息D.状态信息二、分析题(总题数：5，分数：14.00)27.比较硬布线控制和微程序控制。【中国科学院 1999 年】（分数：2.00）_28.简单叙述在微程序设计的计算机中，微程序控制器的基本工作原理。【复旦大学 2001 年】（分数：2.00）_29.某计算机的数据通路结构如图 5-1 所示，写出实现 ADDR1，(R2)的微操作序列(含取指令及确定后继指令地址)。【天津大学 2001 年】 （分数：2.00）_30.设 CPU 内
10、部结构如图 5-2 所示，此外还有 B、C、D、E、H、L6 个寄存器(图中未画出)，它们各自的输入和输出端都与内部总线相通，并分别受控制信号控制(如 Bin 寄存器 B 的输入控制；Bout 为寄存器 B 的输出控制)，假设 ALU 的结果直接送入 Z 寄存器中。要求从取指令开始，写出完成下列指令的微操作序列及所需的控制信号。 （分数：2.00）_某计算机有如图 5-3 所示的功能部件，其中 M 为主存，MBR 为主存数据寄存器，MA 为主存地址寄存器，IR为指令寄存器，PC 为程序计数器(具有自动加 1 功能)，R0R3 为通用寄存器，C、D 为暂存寄存器，ALU为算术逻辑单元，移位寄存器
11、可左移、右移、直通传送。【西安电子科技大学 2005 年】 （分数：6.00）(1).将所有的功能部件连接起来，组成完整的数据通路，并用单向或双向箭头表示信息传送方向。（分数：2.00）_(2).写出“ADDR1，(R2)”指令周期信息流。该指令的含义是将 R1 中的数与(R2)指示的主存单元中的数相加，相加的结果直接传送到 R1 中。（分数：2.00）_(3).写出“ADD(R1)，R2”指令周期信息流。该指令的含义是将(R1)指示的主存单元中的数与 R2 中的数相加，相加的结果传送到(R1)中。（分数：2.00）_计算机专业基础综合计算机组成原理（中央处理器）历年真题试卷汇编 1 答案解析
12、(总分：66.00，做题时间：90 分钟)一、单项选择题(总题数：26，分数：52.00)1.CPU 的功能包括_。【华中科技大学 2007 年】（分数：2.00）A.指令控制、操作控制、时间控制、数据加工 B.命令控制、数据控制、时间控制、程序控制C.数据控制、操作控制、时间控制、数据加工D.指令控制、数据控制、时间控制、程序控制解析：解析：考查 CPU 的功能。CPU 的功能主要有指令控制、操作控制、时间控制、数据加工。2.在 CPU 的设汁中，不需要_。【武汉大学 2006 年】（分数：2.00）A.指令寄存器B.地址译码器 C.数据寄存器D.地址寄存器解析：解析：考查 CPU 中包含的
13、寄存器。CPU 的结构中没有地址译码器。3.下列部件不属于控制器的是_。【沈阳航空工业学院 2005 年】（分数：2.00）A.指令寄存器B.程序计数器C.程序状态字 D.时序电路解析：解析：考查控制器中包含的寄存器。控制器由程序计数器(PC)、指令寄存器(IR)、存储器地址寄存器(MAR)、存储器数据寄存器(MDR)、指令译码器、时序电路和微操作信号发生器组成。程序状态字(PSW)属于运算器的组成部分。4.通用寄存器是_。【北京邮电大学 2003 年】（分数：2.00）A.可存放指令的寄存器B.可存放程序状态字的寄存器C.本身具有计数逻辑与移位逻辑的寄存器D.可编程指定多种功能的寄存器 解析
14、：解析：考查通用寄存器。存放指令的寄存器是指令寄存器(IR)，存放程序状态字的寄存器是程序状态字寄存器(PSW)，通用寄存器并不一定本身具有计数和移位功能。5.CPU 中保存当前正在执行指令的寄存器是_。【华中科技大学 2007 年】（分数：2.00）A.指令寄存器 B.指令译码器C.数据寄存器D.地址寄存器解析：解析：考查指令寄存器。指令寄存器用来存放当前正在执行的指令。6.条件转移指令执行时所依据的条件来自_。【北京航空航天大学 2002 年】（分数：2.00）A.指令寄存器B.标志寄存器 C.程序计数器D.地址寄存器解析：解析：考查程序状态标志寄存器(PSW)。指令寄存器 IR 用于存放
15、当前正在执行的指令，程序计数器PC 用于指示下一条指令的地址，地址寄存器用于暂存指令或数据的地址，程序状态寄存器 PSW 用于保存系统的运行状态，条件转移指令执行时，需对 PSW 的内容进行测试，判断是否满足转移条件。7.指令寄存器的位数取决于_。【中国科学院 1999 年】（分数：2.00）A.存储器的容量B.指令字长 C.机器字长D.存储字长解析：解析：考查指令寄存器的位数。指令寄存器的位数取决于指令字长。总结;PC 的位数取决于需要支持的主存储器容量；指令寄存器的作用是保存当前正在执行的指令，其位数取决于指令字长；通用寄存器用来存放操作数和各种地址信息等，其位数取决于机器字长。8.主存地
16、址寄存器 MAR 的位数与下列哪个寄存器相同_。【中国科学院 1999 年】（分数：2.00）A.主存数据寄存器 MDRB.程序计数器 PC C.指令寄存器 IRD.累加器 AC解析：解析：考查地址寄存器 MAR 的位数。主存地址寄存器。MAR 的位数和程序计数器 PC 的位数都取决于主存储器的容量，二者位数相等。9.在取指令操作之后，程序计数器中存放的是_。【江苏理工大学 1999 年】（分数：2.00）A.当前指令的地址B.下一条指令的地址 C.上一条指令的地址D.程序中指令的数量解析：解析：考查取指令操作之后程序计数器的内容。在取指令操作之后，程序计数器中存放的是下一条指令的地址。10.
17、取指令操作_。（分数：2.00）A.受到上一条指令的操作码控制B.受到当前指令的操作码控制C.受到下一条指令的操作码控制D.是控制器固有的功能，不需要在操作码控制下进行 解析：解析：考查取指令操作。取指令阶段完成的任务是将现行指令从主存中取出来并送至指令寄存器中，这个操作是公共操作，与具体的指令无关，所以不需要操作码的控制。注意：在指令长度不同的指令系统中，不同长度的取指令操作是不同的。控制器会根据指令长度安排不同的取指令操作，但取指令操作仍然是控制器固有的功能，不需要在操作码控制下进行。11.在一条无条件跳转指令的指令周期内，PC 的值被修改_次。（分数：2.00）A.1B.2 C.3D.无
18、法确定解析：解析：考查指令执行过程中 PC 值的修改。取指周期结束后，PC 值自动加 1：执行周期中，PC 值又被修改为要跳转到的地址，故在这个指令周期内，PC 值被修改两次。12.间址周期结束时，CPJ 内寄存器 MDR 中的内容为_。（分数：2.00）A.指令B.操作数地址 C.操作数D.无法确定解析：解析：考查问址周期结束时 MDR 中的内容。间址周期的作用是取操作数的有效地址，故间址周期结束后，MDR 中的内容为操作数地址。13.下列 CPU 内部数据通路结构，不正确的是_。【上海大学 1998 年】（分数：2.00）A.单总线结构B.多总线结构C.部件内总线结构 D.专用数据通路结构
19、解析：解析：考查 CPU 内部数据通路结构的种类。对 CPU 而言，数据通路的基本结构有总线结构和专用数据通路结构。其中，总线结构又分为单总线结构、双总线结构、多总线结构。14.在单总线的 CPU 中_。【上海交通大学 2005 年】（分数：2.00）A.ALU 的两个输入端及输出端都可与总线相连B.ALU 的两个输入端可与总线相连，但输出端需通过暂存器与总线相连C.ALU 的一个输入端可与总线相连，其输出端也可与总线相连D.ALU 只能有一个输入端可与总线相连，另一输入端需通过暂存器与总线相连 解析：解析：考查数据通路的结构。由于 ALU 是一个组合逻辑电路，故其运算过程中必须保持两个输入端
20、的内容不变，又由于 CPU 内部采用单总线结构，故为了得到两个不同的操作数，ALU 的一个输入端与总线相连，另一个输入端需通过一个寄存器与总线相连：此外，ALU 的输出端也不能直接与内部总线相连，否则其输出又会通过总线反馈到输入端，影响运算结果，故输出端需通过一个暂存器(用来暂存结果的寄存器)与总线相连。15.采用 CPU 总线结构的数据通路与不采用 CPU 内部总线的数据通路相比_。（分数：2.00）A.前者性能较高B.后者的数据冲突问题较严重C.前者的硬件量大，实现难度高D.以上说法都不对 解析：解析：考查两种数据通路结构的优缺点。采用 CPU 内部总线方式的数据通路特点为：结构简单、实现
21、容易、性能较低、存在较多的冲突现象；不采用 CPU 内部总线方式的数据通路特点为：结构复杂、硬件量大、不易实现、性能高、基本不存在数据冲突现象。16.硬布线控制器是一种_。【上海大学 1999 年】（分数：2.00）A.组合逻辑控制器 B.时序逻辑控制器C.存储逻辑控制器D.组合和时序逻辑控制器解析：解析：考查硬布线控制器。硬布线控制器是一种组合逻辑控制器，微程序控制器是一种存储逻辑控制器。17.微操作信号发生器的作用是_。（分数：2.00）A.从主存中取出指令B.完成指令操作码的译码功能C.产生控制时序D.产生各种微操作控制信号 解析：解析：考查微操作信号发生器的作用。微操作信号发生器(CU
22、)是控制器的一个组成部分，顾名思义它用来产生各种微操作控制信号。这些微操作控制信号是由指令部件提供的译码信号、时序部件提供的时序信号和被控制功能部件所反馈的状态及条件综合形成的。18.下列关于指令周期、机器周期、时钟周期说法不正确的是_。【武汉大学 2006 年】（分数：2.00）A.指令周期是指完成一条指令所需的时间，包括取指令、分析指令、执行指令所需的全部时间B.机器周期划分为几个不同的阶段，每个阶段所需的时间称为指令周期 C.时钟周期是时钟频率的倒数，也可称为节拍脉冲或 T 周期，是处理操作的最基本单位D.一个指令周期由若干个机器周期组成，每个机器周期又由若干个时钟周期组成解析：解析：考
23、查时序系统。指令周期是指完成一条指令所需的时间，包括取指令、分析指令、执行指令所需的全部时间。指令周期划分为几个不同的阶段，每个阶段所需的时间称为机器周期，又称为 CPU 的工作周期或基本周期，通常等于取指时间(或访存时间)。时钟周期是时钟频率的倒数，也可称：勾节拍脉冲或 T 周期，是处理操作的最基本单位。一个指令周期由若干个机器周期组成，每个机器周期又由若干个时钟周期组成。19.多时钟周期 CPU 设计是指_。【浙江大学 2004 年】（分数：2.00）A.一条指令一个时钟周期，多条指令因而多条时钟周期B.一条指令需多个时钟周期才能执行完 C.CPU 中需多个加法器才能执行完一条指令D.CP
24、U 中设置不同长度的时钟周期解析：解析：考查多时钟周期的 CPU 设计。多时钟周期的 CPU 设计是指一条指令需多个时钟周期才能执行完。20.同步控制是_。【北京理工大学 2005 年】（分数：2.00）A.只适用于 CPU 控制的方式B.只适用于外部设备控制的方式C.由统一时序信号控制的方式 D.所有指令执行的时间都相同的方式解析：解析：考查同步控制方式。同步控制方式是由统一时序信号控制的方式，可适用于 CPU 和外部设备的控制。21.采用同步控制的目的是_。【哈尔滨工程大学 2003 年】（分数：2.00）A.提高执行速度B.简化控制程序 C.满足不同操作对时间安排的需要D.满足不同设备对
25、时间安排的需要解析：解析：考查同步控制方式。同步控制方式采用统一的时钟信号，以最复杂指令的操作时间作为统一的时间间隔标准。这种控制方式设计简单，容易实现。22.在控制单元的异步控制方式中，各种微操作的执行时间分配方案是_。【西安交通大学 2003 年】（分数：2.00）A.所有微操作分配相同执行时间B.各个微操作需要多长时间就分配多长时间 C.大多数微操作分配较短的执行时间，某些复杂微操作分配较长的执行时间D.所有微操作在同一节拍中进行解析：解析：考查异步控制方式。在异步控制方式中，每条指令需要多少节拍，就产生多少节拍：各个微操作需要多长时间就分配多长时间。异步控制方式不仅要区分不同指令对应的
26、微操作序列的长短，而且要区分其中每个微操作的繁简，每个指令、每个微操作需要多少时间就占用多少时间，这种方式不再有统一的周期、节拍，各个操作之间采用应答方式衔接。23.异步控制常用于_，作为其主要控制方式。【西安理工大学 2001 年】（分数：2.00）A.微程序控制器B.微型机的 CPU 控制C.组合逻辑控制的 CPU 中断D.计算机主机访问 IO 设备 解析：解析：考查异步控制方式。CPU 内部的操作采用同步方式，CPU 与内存和 IO 接口设备的操作采用异步方式。24.指令译码器进行译码的是_。【北京科技大学 2004 年】（分数：2.00）A.整条指令B.指令的操作码字段 C.指令的地址
27、D.指令的操作数字段解析：解析：考查指令译码器。指令译码器对存放在指令寄存器中的指令的操作码部分进行译码，以识别出具体的指令，并产生相应的控制信号。25.在计算机中，存放微指令的控制存储器隶属于_。【北京理工大学 2004 年】（分数：2.00）A.辅助存储器B.高速缓存C.主存储器D.CPU 解析：解析：考查控制存储器。控制存储器用于存放微程序，在 CPU 内部，用 ROM 来实现。26.微程序控制器中，控制存储器存放的是_。【上海交通大学 1997 年】（分数：2.00）A.指令信息B.数据信息C.控制信息 D.状态信息解析：解析：考查控制存储器的内容。微程序控制器是将机器指令的操作分解为
28、若干个更基本的微操作序列，并将有关的控制信息，即微命令以微码形式编成微指令输入控制存储器中，这样每条机器指令将与一段微程序对应，取出微指令就产生微命令，实现机器指令要求的信息传送与加工。可见控制存储器中存放的是控制信息。总结；指令信息存放在指令寄存器(IR)中，数据信息存放在存储器数据寄存器(MDR)中，状态信息即程序状态字存放在状态标记寄存器(PSW)中。二、分析题(总题数：5，分数：14.00)27.比较硬布线控制和微程序控制。【中国科学院 1999 年】（分数：2.00）_正确答案：(正确答案：控制器有以下两种设计方法：硬布线控制器。它是将指令执行时的各个机器周期的微操作信号用时序逻辑电
29、路来实现，硬布线控制器速度快，但设计复杂繁琐，适合于 RISC 结构。微程序控制器。它是将机器指令根据其执行步骤分成若干条微指令，指令执行时从控制存储器中依次取出这些微指令，发出指令所需要的全部微操作控制信号，从而完成指令的执行。微操作控制器相对硬布线控制器速度慢，但设计比较规整，易于实现指令系统修改，适合于 CISC 结构。微程序控制器的控制功能是在存放微程序的控制存储器和存放当前正在执行的微指令的寄存器直接控制下实现的；而硬布线控制器则由逻辑门组合实现。性能在同样的半导体工艺条件下，微程序控制器的速度比硬布线控制器的速度低。因而在超高速机器中，对影响速度的关键部分，往往采用硬布线逻辑门。)
30、解析：28.简单叙述在微程序设计的计算机中，微程序控制器的基本工作原理。【复旦大学 2001 年】（分数：2.00）_正确答案：(正确答案：每条机器指令的执行都可以分为两大步：取指和执行。微程序控制也可分为两段。在取指阶段，微操作控制器把取指微程序的首地址送入微地址寄存器，到相应的控制存储器中取出一条微指令送到微指令寄存器，微指令的微操作码字段发出各种微命令，由微地址码指出下条微指令的地址，一直重复取微指令，执行微指令，直到取出该条机器指令为止。根据取出指令的译码情况，形成该机器指令执行阶段的微程序首地址并将该地址送微地址寄存器，从控制寄存器中读出相应的微指令送微指令寄存器，由此产生各种微命令
31、，并由微地址码给出下一条微指令地址，重复取微指令，执行微指令的操作，直到微程序的微指令执行完毕，又返回下一条机器指令的取指阶段。)解析：29.某计算机的数据通路结构如图 5-1 所示，写出实现 ADDR1，(R2)的微操作序列(含取指令及确定后继指令地址)。【天津大学 2001 年】 （分数：2.00）_正确答案：(正确答案：实现 ADDR1，(R2)的微操作序列为： 实现 ADD R1，(R2)的微操作序列为： PCMAR：PCBUSBUSMAR MMDR： READ (PC)+1PC +1 MDRIR； MDRBUS.BUSIR R1LA； R1BUS，BUSLA R2MAR； R2BUS
32、.BUSMAR MMDR： READ MDRLB： MDRBUSBUSLB (LA)+(LB)MDR； +，移位器BUS，BUSMDR MDRM： WRITE)解析：解析：此计算机为单总线结构。30.设 CPU 内部结构如图 5-2 所示，此外还有 B、C、D、E、H、L6 个寄存器(图中未画出)，它们各自的输入和输出端都与内部总线相通，并分别受控制信号控制(如 Bin 寄存器 B 的输入控制；Bout 为寄存器 B 的输出控制)，假设 ALU 的结果直接送入 Z 寄存器中。要求从取指令开始，写出完成下列指令的微操作序列及所需的控制信号。 （分数：2.00）_正确答案：(正确答案：两条指令的微
33、操作序列如下：ADDB，C 指令： (PC)MAR ；PCout，MARin，Read (PC)+1PC ：+1 M(MAR)MDRIR ；MDRout，IRin BY ；Bout，Yin (9(Y)+(C)z ：Gout，ALUin，“+” (Z)B ；Zout，Bin suB AC，H 指令： (PC)MAR ；PCout，MARin，Read (PC)+1PC ：+1 M(MAR)MDRIR ；MDRout，IRin ACY ；ACout，Yin (Y)一(H)z ；Hout，ALuin，“一” (z)AC ；Zout，ACin)解析：某计算机有如图 5-3 所示的功能部件，其中 M 为
34、主存，MBR 为主存数据寄存器，MA 为主存地址寄存器，IR为指令寄存器，PC 为程序计数器(具有自动加 1 功能)，R0R3 为通用寄存器，C、D 为暂存寄存器，ALU为算术逻辑单元，移位寄存器可左移、右移、直通传送。【西安电子科技大学 2005 年】 （分数：6.00）(1).将所有的功能部件连接起来，组成完整的数据通路，并用单向或双向箭头表示信息传送方向。（分数：2.00）_正确答案：(正确答案：数据通路如图 5-6 所示。 )解析：(2).写出“ADDR1，(R2)”指令周期信息流。该指令的含义是将 R1 中的数与(R2)指示的主存单元中的数相加，相加的结果直接传送到 R1 中。（分数
35、：2.00）_正确答案：(正确答案：“ADDR1，(R2)”指令执行各阶段信息流程如下：取指： (PC)BusMAR M(MAR)MDR (MDR)BusIR (PC)+1PC 取源操作数： (R2)BusMAR M(MAR)MDR (MDR)BusC 取目的操作数： (R1)BusD 执行阶段： (C)+(D)BusR1)解析：(3).写出“ADD(R1)，R2”指令周期信息流。该指令的含义是将(R1)指示的主存单元中的数与 R2 中的数相加，相加的结果传送到(R1)中。（分数：2.00）_正确答案：(正确答案：“ADD(R1)，R2”指令执行各阶段信息流程如下：取指： (PC)BusMAR
36、 M(MAR)MDR (MDR)BusIR (PC)+1PC 取源操作数： (R2)BusC 取目的操作数： (R1)BusMAR M(MAR)MDR (MDR)BusD 执行阶段： (C)+(D)BusMDR (MDR)M(MAR)解析：解析：1)本题要求将所有功能部件连接起来组成完整的数据通路，则需要了解完整的指令执行过程。指令的执行过程包括取指令、取操作数、执行操作 3 部分。取指令时，要根据 PC 提供的地址从主存储器中读取现行指令，送到 MDR 中，然后再送到 IR 中。同时改变 PC 的内容使之指向下一条指令地址。取操作数时，根据寻址方式计算地址，然后到存储器中取操作数，如果是双操
37、作数指令则需要取源操作数和目标操作数。执行操作时，要将操作数完成相应的操作，并根据目标操作数的寻址方式存储结果。本题中，R0R3、IR、PC、C、D 都需要跟总线相连接，它们可以从总线获取数据，也可以向总线发送数据，所以它们与总线连接需要双向箭头；而 MAR 需要从总线获取主存地址，然后到主存中去取数据，故 MAR 与总线、MAR 与主存的连接都只需要单向箭头：数据通过 MDR 传到总线，MDR 也可以从总线中获取数据将其存储到主存中，所以总线与 MDR、MDR 与主存之间需要双向箭头：执行运算时从 C、D 中获取数据，到 ALU 中进行计算，将结果通过移位器传送到总线上，可以看出这些过程都是单方向的，所以它们的连接需要单向箭头。2)“ADDR1，(R2)”指令的含义是将 R1 中的数与(R2)指示的主存单元中的数相加，相加的结果直接传送到R1 中。那么根据上述指令执行过程，可以作出其指令周期信息流。需要注意的是，该指令中源操作数采用间址寻址方式，故需要访问主存以获得正确的源操作数。3)“ADD(R1)，R2”的指令周期信息流与 2)相类似，不同的是该指令中源操作数是直接寻址，该指令中目的操作数采用间址寻址方式，故需要访问主存以获得正确的源操作数，且运算结果要保存到(R1)所指示的存储单元中。解答：
