1、注册电气工程师发输变电基础考试（专业基础）模拟试卷 12 及答案与解析一、单项选择题1 十进制数 1825 转换为二进制数为( )。（A）0001001001（B） 001000101（C） 1000001.001（D）100010.0012 进制数 01011 转换为十进制数为( )。（A）0625（B） 075（C） 0.8125（D）0.68753 BCD 码(01110010)转换为十进制数为( )。（A）38（B） 82（C） 72（D）284 十进制数 84 转换为 BCD 码应为( )。（A）01010110（B） 10000100（C） 10011100（D）11010005
2、电路如题 35 图所示，VD 1，VD 2 的工作状态是( )。（A）VD 1，VD 2 都导通（B） VD1，VD 2 都截止（C） VD1 导通，VD 2 截止（D）VD 1 截止，VD 2 导通6 如题 36 图所示，输出端 Y1 的逻辑表达式为( )。（A）A.B（B）（C） A+B（D）7 如题 37 图所示电路，该电路的输出 F 的逻辑表达式为( ) 。（A）（B）（C）（D）8 下列说法正确的是( ) 。（A）已知逻辑函数 A+B=AB，则 A=B（B）已知逻辑函数 A+B=A+C，则 B=C（C）已知逻辑函数 AB=AC，则 B=C（D）已知逻辑函数 A+B=A，则 B=19
3、函数 的最简式为( )。（A）A+B+C（B）（C） ABC（D）110 已知某逻辑电路的真值表如下表所示，则该逻辑电路的最简逻辑表达式为( )。（A）BC+AC（B） A+B（C） AB+AC（D）B+C11 下列逻辑关系中，不正确的为( )。（A）（B）（C）（D）12 知用卡诺图化简逻辑函数 的结果是 ，那么，该逻辑函数的无关项至少有( ) 。（A）2 个（B） 3 个（C） 4 个（D）5 个13 以下几种说法中，正确的是( )。（A）一个逻辑函数的全部最小项之和恒等于 0（B）一个逻辑函数的全部最小项之和恒等于 1（C）一个逻辑函数的全部最小项之积恒等于 1（D）一个逻辑函数的全部最
4、小项之积，其值不能确定14 如题 314 图所示，由四选一数据选择器 74LSl53 实现一个小规模的组合逻辑函数。将输入变量 A、B 加到四选一数据选择器 74LS153 的地址输入端 A1、A 0，输入变量 C 及其取反加到 74LSl53 的数据输入端D0、D 1、D 2、D 3。则其实现的组合逻辑函数为( )。（A）（B） Y=A+B+C（C）（D）Y=ABC15 由 3-8 译码器和 8 选 1 数据选择器组成的电路如题 315 图所示，38 译码器输出的三位二进制数为 A=A2A1A0，8 选1 数据选择器输入的三位二进制数为 B=B2B1B0，输出为 F，该电路的逻辑功能是( )
5、。（A）数据选择器（B）数据分配器（C）同比较器（D）译码器16 如题 316 图所示，优先权编码器 74148 有 8 条输入线07，3 条输出线 AoA2。当 GS 为 0 时编码器输出有效，E 1 为 0 时允许模块工作。请问当输入线 6 为 0，其余输入线为 1 时，则输出 A2、A 1、A 0 的状态分别为( )。（A）0、1、0（B） 0、0、1（C） 1、1、0（D）1、0、117 如题 317 图所示，数码比较器 74I85 可以比较两个四位二进制数 A 和 B 的大小。当 A 为 A3A2A1A0=1001 时，下列说法正确的是( )。（A）当四位二进制数 B9 时，P(Aj
6、5)=1（B）当 B3=A3 时，P(A=B)=1（C）当 B3=A3、B 2=0、P(AB)=1（D）当 B3=A3、B 2=1、A 2=0 时，P(AB)=118 在题 318 图 PLD 表示的与门阵列中，输出变量L1、L 2、L 3 为 ( )。（A）L 1= L2= L3=（B） L1= L2=ABCL3=AB（C） L1= L2=ABCL3=（D）L 1= L2=ABCL3=C19 如果一个半导体存储器中有 m 位地址线，则应有 ( )个存储单元，若输出位数为 n 位，则其存储容量为( )位。（A）m，mn（B） 2m，2n（C） 2m，2 n（D）2 m，2 mn20 要获得 3
7、2K8 的 RAM，需用 4K4 的 RAM 的片数为( )。（A）8（B） 16（C） 32（D）6421 下列说法正确的是( )。（A）一个触发器可以有一个输出端，也可以有两个输出端（B）触发器两个输出端的电平可以相同，也可以相反（C）时钟信号决定了触发器的翻转时刻，控制输入信号决定了触发器翻转后的状态（D）时钟脉冲信号的触发都是上升沿触发22 下列说法不正确的是( )。（A）JK 触发器是在 CP 脉冲下降沿触发，触发后的触发器状态取决于 CP 脉冲下降沿前一刻的 J、K 值，服从 JK 触发器的真值表或特性方程（B） D 触发器是在 CP 脉冲上升沿触发，触发后的触发器状态取决于 CP
8、 脉冲上升沿前一刻的 D 值，服从特性方程 Qn+1=D（C） JK 触发器和 D 触发器可以转换为 T 触发器（D）T 触发器当输入端 T=0 时，每来一个 CP 脉冲触发，触发器的状态就改变一次23 用 n 个触发器组成的计数器，其最大计数模是( )。（A）n（B） 2m（C） n2（D）2n24 3-8 译码器 74LSl38 电路图如题 324 图所示。当输入端 A=0、B=0、C=1 时，输出 和 的状态分别为( )。（A）0、0（B） 0、1（C） 1、0（D）1、125 一个移位计数器原来的状态是 1000，经右移 2 位后其状态为( )。（A）1110 或 0010（B） 11
9、11 或 0010（C） 0000 或 0010（D）0000 或 111126 下列说法不正确的是( )。（A）时序逻辑电路的特点是：在某时刻的输出不仅与该时刻的输入和电路状态有关，还与前面时刻的输入和电路状态有关（B）时序逻辑电路是由组合逻辑电路和存储电路(触发器)构成的（C）组合逻辑电路使电路具有记忆功能（D）时序逻辑电路按功能可以分为寄存器和计数器两大类27 一个 4 位串行数据，输入 4 位移位寄存器，时钟脉冲频率为 1kHz，经过( )ms可以转换为 4 位并行数据输出。（A）8（B） 4（C） 2（D）128 由 D 触发器组成的电路如题 3-28 图所示，该电路的逻辑功能是(
10、)。（A）同步二进制加法计数器（B）同步二进制减法计数器（C）异步二进制减法计数器（D）异步二进制加法计数器29 如题 329图所示两个触发器的状态图，这两个触发器分别是( )。（A）D 触发器，RS 触发器（B） T 触发器，RS 触发器（C） T 触发器，JK 触发器（D）D 触发器，JK 触发器30 在异步二进制计数器中，从 0 开始计数，计数最大要求为十进制数 100，需要触发器的个数为( ) 个。（A）4（B） 7（C） 6（D）531 如题 3-31 图所示电路是用 DA 转换器和运算放大器组成的可变增益放大器，DAC 的输出电压 u=-DnVRES255，它的电压放大倍数 AV=
11、U0U 1 可由输入数字量 Dn 来设定。当 Dn 取(01) B 和(FF) H 时，A y 分别为( )。（A）1，256（B） 1，255（C） 256.1（D）255，132 电路如题 3-32 图所示，该电路完成的功能是( )。（A）8 位并行加法器（B） 8 位串行加法器（C） 4 位并行加法器（D）4 位串行加法器33 74LSl61 的功能如表 3-23 所示。题 3-33 图所示电路的分频比 (即 Y 与 CP 的频率之比)为( )。（A）1：63（B） 1：60（C） 0.10833333333（D）0.2194444444434 能起定时作用的电路是( )。（A）施密特触
12、发器（B）译码器（C）多谐振荡器（D）单稳态触发器35 把 100Hz 正弦波变换成周期性变化的矩形波，应选( )。（A）施密特触发器（B）译码器（C）多谐振荡器（D）单稳态触发器36 单稳态触发器中最重要的参数是( )。（A）上触发电平（B）下触发电平（C）回差（D）暂稳宽度37 下列说法不正确的是( )。（A）输入二进制数的 n 位 DA 转换器的 n 越大，分辨率越低（B） DA 转换器的电路的基本结构主要包括电子开关、电阻网络和求和电路三部分（C） DA 转换器电压型 R-2RT 形电阻网络的特点是网络中的电阻是 R 或是 2R（D）DA 转换器中的求和电路是由具有负反馈的运算放大器构
13、成的38 有一个 8 位 DA 转换器，设它的满度输出电压为 255V，当输入数字量为11101101 时，输出电压为( )V。（A）125（B） 127（C） 23.7（D）2539 下列说法不正确的是( )。（A）模数转换的步骤可以分为采样、保持、量化、编码等四个过程（B）采样是将连续变化的电压变成离散电压（C） AD 转换器的分辨率越高，转换精度也越高（D）逐次比较型 AD 转换器的速度比并行 AD 转换器的速度高40 有一个 10 位 AD 转换器，输入电压范围为 010V，当输入电压为 567V时，该 AD 转换器输出二进制数为( )。（A）1100001100（B） 1001000
14、100（C） 1101100110（D）100111001041 将一个最大幅值为 5V 的模拟信号转换为数字信号，要使模拟信号每变化10mV，数字信号的最低位发生变化，应选用( )位的 AD 转换器。（A）6（B） 7（C） 8（D）9注册电气工程师发输变电基础考试（专业基础）模拟试卷 12 答案与解析一、单项选择题1 【正确答案】 A【试题解析】 十进制数转二进制时，整数：“除 2 取余”；小数：“乘 2 取整”，然后合并。2 【正确答案】 D【试题解析】 二进制数转换为十进制数的方法按权展开求和法。3 【正确答案】 C【试题解析】 掌握 BCD 码转换为十进制数的方法。4 【正确答案】
15、B【试题解析】 掌握十进制数转换为 BCD 码的方法。5 【正确答案】 D【试题解析】 VD2 导通后，F 点电位高于 3V，VD 1 截止。6 【正确答案】 B【试题解析】 掌握与非门的组成结构，只有 A 和 B 都为高电平时，Y 1 为 0。7 【正确答案】 C【试题解析】 可分析电路，列出 F 的真值表，化简。8 【正确答案】 A【试题解析】 掌握逻辑代数基本运算关系，列出真值表分析。9 【正确答案】 D【试题解析】 了解逻辑函数的代数化简方法。10 【正确答案】 A【试题解析】 了解真值表转换为逻辑函数表达式的方法。11 【正确答案】 C【试题解析】 显然： 或者12 【正确答案】 C
16、【试题解析】 如果简化的结果为 那么就是无关项。13 【正确答案】 B【试题解析】 根据逻辑函数的最小项性质。14 【正确答案】 A【试题解析】 掌握数据选择器的原理和应用。15 【正确答案】 C【试题解析】 根据译码器和数据选择器的特点。16 【正确答案】 C【试题解析】 掌握编码器的原理和应用。17 【正确答案】 D【试题解析】 当 B3=A3，B 2=1，A 2=0 时，AB，所以 P(AB) =1。18 【正确答案】 C【试题解析】 交叉点有，表示被编程接通单元。19 【正确答案】 D【试题解析】 根据半导体存储器的原理和组成结构，地址线 m，译码有 2m 个地址单元。20 【正确答案
17、】 B【试题解析】 在 4K4 中，前者 4K 表示有 41024 个单元，后者 4 表示每个单元的位数。按要求要构成 8 位的存储器，就必须由两片 4K4 实现，即两片构成一组4K8 的 RAM，共需要 8 组才能构成 32K8 的 RAM，因此需要 16 片4K4RAM。21 【正确答案】 C【试题解析】 了解触发器的工作特点。一个触发器必须有两个输出端，这两个输出端的电平总是相反的。时钟脉冲信号的触发有上升沿触发和下降沿触发。22 【正确答案】 D【试题解析】 D 的正确说法应该是：T 触发器当输人端 T=1 时，每来一个 CP 脉冲触发，触发器的状态就改变一次。23 【正确答案】 B【
18、试题解析】 n 位计数器，可计 2n 个数，即 02 n 一 1。24 【正确答案】 B【试题解析】 了解 74LS138 译码器的输入输出关系，当输入 CBA=100 时，输出，其他都为 1。25 【正确答案】 A【试题解析】 移位输入端可能是 1，也可能是 0。26 【正确答案】 C【试题解析】 掌握时序逻辑电路的特点和组成。其中，C 的正确说法应为：触发器使电路具有记忆功能。27 【正确答案】 B【试题解析】 了解 4 位移位寄存器的串行输入原理。时钟频率为 1kHz，则时钟脉宽为 1ms，每一个脉冲移动一位，4ms 后移动四位。28 【正确答案】 C【试题解析】 CP 没有接到所有触发
19、器的时钟端，因此是异步时序电路，具有减法规律。29 【正确答案】 D【试题解析】 根据触发器的状态转换图。30 【正确答案】 B【试题解析】 本题中，2 7=128100，所以触发器的个数 n=7。31 【正确答案】 D【试题解析】 当 Dn=01 时，u=一 VREF255，根据虚短， uui，A1 的放大倍数uo1u i=一 255，由于 A2 的放大倍数为 uou o1=一 1(注意反馈电阻 RF=R)所以，AV=uou i=一 uo1u i=255。同理，当 Dn=(FF)H 时，即 Dn=255 时，u=一VREF，A1 的放大倍数 uo1u i=一 1，A V=uou i=uo1u
20、 i=1。32 【正确答案】 D【试题解析】 图中有一个 1 位全加器，每来一次 CP 完成 1 位数的加法运算。第一个脉冲到来完成第 1 位的加法，其和送到另一加数 A(最高位的输入端)，同时将加数 A 和被加数 B 由高位向低位传递，当 4 个脉冲结束后完成 4 位加法运算，相加和寄存在图中上面 4 个 D 触发器中(右边为结果的低位)，因此，电路是一个 4 位串行加法器。33 【正确答案】 A【试题解析】 在图中，左边的 74LS161 在每次计数产生进位后，使其进入预置数状态，同时由图可知预置数为 D3D2D1D0=1001，因此该计数器计 7 次(7 个脉冲)后产生进位。同理，右边的
21、 74LS161 的 CP 脉冲是来自左边 741JS161 的进位位，即左边 74LS161 每计数 7 次，右边的 74LS161 计数 1 次，其初始预置数为D3D2D1D0=0111，即计数 9 次产生一次进位，因此输出 Y 与输入脉冲 CP 的频率之比是 1：63。34 【正确答案】 D【试题解析】 输出方波宽度 tw07RC，调节 RC 可改变时间。35 【正确答案】 A【试题解析】 施密特触发器常用于信号波形的整形、幅度鉴别等。36 【正确答案】 D【试题解析】 根据单稳态触发器的结构和功能。37 【正确答案】 A【试题解析】 DA 转换器位数 n 越大，分辨率越高。38 【正确答案】 C39 【正确答案】 D【试题解析】 了解 AD 转换器的原理。其中答案 D 的正确说法是：逐次比较型AD 转换器的速度比并行 AD 转换器的速度低。40 【正确答案】 B【试题解析】 41 【正确答案】 D【试题解析】 510 310=500(2 n 一 1)，得到 n9 位。
