1、Januar 2007DEUTSCHE NORM DKE Deutsche Kommission Elektrotechnik Elektronik Informationstechnik im DIN und VDEPreisgruppe 10DIN Deutsches Institut fr Normung e.V. Jede Art der Vervielfltigung, auch auszugsweise, nur mit Genehmigung des DIN Deutsches Institut fr Normung e.V., Berlin, gestattet.ICS 31.
2、080.30!,pxQ“9778546www.din.deDDIN EN 62373Stabilittsprfung unter Temperatur-Spannungs-Beanspruchung frFeldeffekttransistoren mit Metalloxid-Halbleiter (MOSFET)(IEC 62373:2006);Deutsche Fassung EN 62373:2006Bias-temperature stability test for metal-oxide, semiconductor, field-effect transistors(MOSFE
3、T) (IEC 62373:2006);German version EN 62373:2006Essai de stabilit de temprature en polarisation pour transistors effet de champmtal-oxyde-semiconducteur (MOSFET) (CEI 62373:2006);Version allemande EN 62373:2006Alleinverkauf der Normen durch Beuth Verlag GmbH, 10772 Berlin www.beuth.deGesamtumfang 14
4、 SeitenDIN EN 62373:2007-01 2 Beginn der Gltigkeit Die von CENELEC am 2006-08-01 angenommene EN 62373 gilt als DIN-Norm ab 2007-01-01. Nationales Vorwort Vorausgegangener Norm-Entwurf: E DIN IEC 62373:2004-09. Fr diese Norm ist das nationale Arbeitsgremium K 631 Halbleiterbauelemente“ der DKE Deutsc
5、he Kommission Elektrotechnik Elektronik Informationstechnik im DIN und VDE (http:/www.dke.de) zustndig. Die enthaltene IEC-Publikation wurde vom TC 47 Semiconductor devices“ erarbeitet. Das IEC-Komitee hat entschieden, dass der Inhalt dieser Publikation bis zu dem auf der IEC-Website unter http:/web
6、store.iec.ch“ mit den Daten zu dieser Publikation angegebenen Datum (maintenance result date) unverndert bleiben soll. Zu diesem Zeitpunkt wird entsprechend der Entscheidung des Komitees die Publikation besttigt, zurckgezogen, durch eine Folgeausgabe ersetzt oder gendert. EUROPISCHE NORM EUROPEAN ST
7、ANDARD NORME EUROPENNE EN 62373 August 2006 ICS 31.080 Deutsche Fassung Stabilittsprfung unter Temperatur-Spannungs-Beanspruchung fr Feldeffekttransistoren mit Metalloxid-Halbleiter (MOSFET) (IEC 62373:2006) Bias-temperature stability test for metal-oxide, semiconductor, field-effect transistors (MO
8、SFET) (IEC 62373:2006) Essai de stabilit de temprature en polarisation pour transistors effet de champ mtal-oxyde-semiconducteur (MOSFET) (CEI 62373:2006) Diese Europische Norm wurde von CENELEC am 2006-08-01 angenommen. Die CENELEC-Mitglieder sind gehalten, die CEN/CENELEC-Geschftsordnung zu erflle
9、n, in der die Bedingungen festgelegt sind, unter denen dieser Europischen Norm ohne jede nderung der Status einer nationalen Norm zu geben ist. Auf dem letzten Stand befindliche Listen dieser nationalen Normen mit ihren bibliographischen Angaben sind beim Zentralsekretariat oder bei jedem CENELEC-Mi
10、tglied auf Anfrage erhltlich. Diese Europische Norm besteht in drei offiziellen Fassungen (Deutsch, Englisch, Franzsisch). Eine Fassung in einer anderen Sprache, die von einem CENELEC-Mitglied in eigener Verantwortung durch bersetzung in seine Landessprache gemacht und dem Zentralsekretariat mitgete
11、ilt worden ist, hat den gleichen Status wie die offiziellen Fassungen. CENELEC-Mitglieder sind die nationalen elektrotechnischen Komitees von Belgien, Dnemark, Deutschland, Estland, Finnland, Frankreich, Griechenland, Irland, Island, Italien, Lettland, Litauen, Luxemburg, Malta, den Niederlanden, No
12、rwegen, sterreich, Polen, Portugal, Rumnien, Schweden, der Schweiz, der Slowakei, Slowenien, Spanien, der Tschechischen Republik, Ungarn, dem Vereinigten Knigreich und Zypern. CENELEC Europisches Komitee fr Elektrotechnische Normung European Committee for Electrotechnical Standardization Comit Europ
13、en de Normalisation Electrotechnique Zentralsekretariat: rue de Stassart 35, B-1050 Brssel 2006 CENELEC Alle Rechte der Verwertung, gleich in welcher Form und in welchem Verfahren, sind weltweit den Mitgliedern von CENELEC vorbehalten. Ref. Nr. EN 62373:2006 DEN 62373:2006 2 Vorwort Der Text des Sch
14、riftstcks 47/1862/FDIS, zuknftige 1. Ausgabe von IEC 62373, ausgearbeitet von dem IEC TC 47 Semiconductor devices“, wurde der IEC-CENELEC Parallelen Abstimmung unterworfen und von CENELEC am 2006-08-01 als EN 62373 angenommen. Nachstehende Daten wurden festgelegt: sptestes Datum, zu dem die EN auf n
15、ationaler Ebene durch Verffentlichung einer identischen nationalen Norm oder durch Anerkennung bernommen werden muss (dop): 2007-05-01 sptestes Datum, zu dem nationale Normen, die der EN entgegenstehen, zurckgezogen werden mssen (dow): 2009-08-01 Anerkennungsnotiz Der Text der Internationalen Norm I
16、EC 62373:2006 wurde von CENELEC ohne irgendeine Abnderung als Europische Norm angenommen. EN 62373:2006 3 Inhalt SeiteVorwort .2 Einleitung4 1 Anwendungsbereich.4 2 Begriffe .4 3 Prfeinrichtung .6 3.1 Prf- und Messeinrichtungen .6 3.2 Anforderungen zum Handling 6 4 Prf-Stichprobe 7 4.1 Prfling .7 4.
17、2 Gehusemontage, Packaging7 4.3 ESD-Schutzschaltung 7 5 Prfdurchfhrung8 5.1 Anfangsmessung und Messbedingungen8 5.2 Prfbeanspruchung8 5.3 Zustzliche Festlegungen fr MOSFET-Feldoxide9 5.4 Fehler- und Beurteilungskriterien.9 Anhang A (informativ) Wafer-Level-Reliability-Prfverfahren (WLR-Test)11 A.1 Z
18、weck des Wafer-Level-Reliability-Prfverfahrens (WLR-Test) 11 A.2 Gesamtprfdauer .11 Literaturhinweise 12 Bilder Bild 1 IDS-UGS-Kurve zur Erluterung von Uth-ext5 Bild 2 Schaltung zwischen den MOSFET-Elektroden und den ueren Gehuseanschlssen.7 Bild 3 Beispiel einer ESD-Schutzschaltung.8 Bild 4 BT-Prfs
19、chaltbild fr MOSFET (Nch) .9 EN 62373:2006 4 Einleitung Das Leistungsverhalten von MOSFET wird herabgesetzt (Degradation), wenn sie mit hohen Gate-Spannun-gen bei hoher Temperatur ber eine lange Dauer beansprucht werden; der Sttigungsstrom wird kleiner und der absolute Wert der Schwellspannung wird
20、grer. Bekannte Ursachen fr diese Degradation sind u. a. Verunreinigungen (Kontaminationen) mit beweglichen Ionen, Beeintrchtigungen von Ladungen oder die durch den Ladungsfluss in das Oxid hervorgerufene Bildung von Interface-Traps (Grenzflchen-Ladungen) an der SiO2/Si-Grenzflche bzw. fixe Ladungen.
21、 1 Anwendungsbereich In dieser Internationalen Norm ist ein Verfahren festgelegt, um die Temperatur-Spannungs-Stabilitt von MOSFET (en: metal-oxide semiconductor field-effect transistor) zu prfen (BT-Test; en: bias-temperature test). 2 Begriffe Fr die Anwendung dieses Dokuments gelten die folgenden
22、Begriffe. 2.1 Schwellspannung bei konstantem Strom Uth-ciGate-Source-Spannung, bei welcher der Drain-Strom gleich dem Produkt von 0,1 A/m multipliziert mit der Gatebreite in Mikrometer ist, wenn die Drain-Source-Spannung entweder im linearen Bereich liegt oder den blichen Wert entsprechend den empfo
23、hlenen Betriebsbedingungen hat ANMERKUNG Diese Definition wird durch folgende Gleichung beschrieben Uth-ci= UGS (1)mit UGSals Gate-Source-Spannung, bei folgenden Bedingungen IDS= 0,1 A/m W (2) mit IDSals Drain-Source-Strom und W als Gatebreite in Mikrometer; dabei muss die Drain-Source-Spannung entw
24、eder im linearen Bereich liegen oder den blichen Wert entsprechend den empfohlenen Betriebsbedingungen haben. Der lineare Bereich bedeutet (angenhert) UDS= 0,05 V bis 0,1 V. 2.2 extrapolierte Schwellspannung Uth-extGate-Source-Spannung gleich dem Wert, welcher aus der Kurve IDS(in linearer Skalierun
25、g) ber UGS(in linearer Skalierung) extrapoliert wird, und zwar von dem Punkt ausgehend, in dem die Steilheit der IDS-UGS-Kurve ihr Maximum hat, wenn diese maximale Steilheit den Punkt mit IDS= 0 schneidet, allerdings unter der Bedingung, dass die Drain-Source-Spannung entweder im linearen Bereich li
26、egt oder den blichen Wert entsprechend der empfohlenen Betriebsbedingungen hat ANMERKUNG Im Bild 1 wird die Kurve der Gate-Source-Spannung (UGS) ber den Drain-Source-Strom (IDS) dargestellt. EN 62373:2006 5 Ungefhr bei UGS= 0,3 V wird die Steigung der IDS-UGS-Kurve maximal. Die gestrichelte Linie is
27、t die Extrapolations-gerade, deren maximale Steigung den gleichen Wert wie die der IDS-UGS-Kurve hat. Wo die Extrapolationsgerade die Gerade mit IDS= 0 (X-Achse) schneidet, ist dieser Wert gleich Uth-ext. Bild 1 IDS-UGS-Kurve zur Erluterung von Uth-ext2.3 gesttigter Drain-Strom IDS, satDrain-Strom u
28、nter der Bedingung, dass sowohl die Drain-Source-Spannung als auch die Gate-Source-Spannung gleich der blichen Versorgungsspannung entsprechend den empfohlenen Betriebsbedingungen ist 2.4 linearer Drain-Strom ID, linDrain-Strom unter der Bedingung, dass die Drain-Source-Spannung im Bereich von 0,05
29、V bis 0,1 V liegt und die Gate-Source-Spannung gleich der blichen Versorgungsspannung entsprechend den empfohlenen Betriebsbedingungen ist 2.5 Drain-Leckstrom ID, leak Drain-Strom unter der Bedingung, dass die Drain-Source-Spannung gleich der blichen Versorgungs-spannung entsprechend den empfohlenen
30、 Betriebsbedingungen ist und die Gate-Source-Spannung gleich null ist ANMERKUNG Falls der Leckstrom (Sub-Threshold-Strom) nicht vernachlssigbar ist, darf die Gate-Source-Spannung gleich der Substratspannung (Wannenspannung) sein. 2.6 maximaler Gegenwirkleitwert (maximale Transkonduktanz) Gm, maxmaxi
31、male Steilheit der Kurve vom Drain-Source-Strom ber der Gate-Source-Spannung unter der Bedingung, dass die Drain-Source-Spannung entweder in linearen Bereich liegt oder den blichen Wert entsprechend den empfohlenen Betriebsbedingungen hat 2.7 Gate-Leckstrom Ig Leckstrom, welcher im Gate-Anschluss ei
32、nes oxid-isolierten Gates fliet EN 62373:2006 6 2.8 Durchbruchsspannung UBDSS Drain-Source-Spannung unter der Bedingung, dass der festgelegte Drain-Leckstrom in Gate und Source fliet, wenn diese auf Masse geschaltet sind 2.9 Substrat-Leckstrom Isub Strom, welcher im Substrat-Anschluss des FET fliet
33、2.10 elektrische Feldstrke im Oxid Eox elektrisches Feld im Gateoxid ANMERKUNG Die allgemeine Gleichung fr Eox ist Eox= Uox/ tox(3) Dabei ist Uoxdie Oxidspannung und toxdie Oxiddicke. toxwird mit Hilfe eines entsprechenden und dokumentierten Mess-verfahrens ermittelt (physikalische Messverfahren auf
34、 Basis von SEM (en: scanning electron microscopy), TEM (en: transmission electron microscopy) oder CV-Analyse (en: capacitance-voltage). Es ist wichtig, darauf hinzuweisen, dass die angeschaltete Spannung nicht notwendigerweise die Spannung ber dem Oxid ist. Ultradnne Oxide weisen Effekte des Quante
35、nconfinements und der Gateelektronen-Verarmung auf, welche effektiv in einer Reduzierung der Spannung ber dem Oxid resultieren. Das Verfahren zur tox-Bestimmung oder eine Verweisung auf das dokumentierte Standard-verfahren sollte im Prfbericht angegeben werden. 2.11 elektrischer Beschleunigungsfakto
36、r fr das 1/E-Modell B Steilheit der Kurve von Lebensdauer ber 1/Eoxin logarithmischer Skalierung 2.12 elektrischer Beschleunigungsfaktor fr das E-Modell D Steilheit der Kurve von Lebensdauer ber Eoxin logarithmischer Skalierung 3 Prfeinrichtung 3.1 Prf- und Messeinrichtungen 3.1.1 Wrmeschrank Bei de
37、m Zuverlssigkeits-Prfverfahren auf Waferniveau (WLR-Prfverfahren, en: wafer level reliability) wird ein Wafer-Prober mit einer beheizbaren Einspann- und Haltevorrichtung verwendet. 3.1.2 Messeinrichtungen Messeinrichtungen mssen zur Bewertung von Gleichstrom-Kenngren der MOSFET bereitgestellt werden
38、. 3.2 Anforderungen zum Handling Alle Manahmen, die zum ESD-Schutz angewendet werden, sind zu bercksichtigen. Beispielsweise sind ESD-Schutzarmbnder zu verwenden. EN 62373:2006 7 4 Prf-Stichprobe 4.1 Prfling Es ist ein MOSFET, wie folgt festgelegt, zu verwenden. 4.1.1 Kanallnge (Gatelnge) Die kleins
39、te Kanallnge der zu prfenden Technologie muss verwendet werden. Falls notwendig, drfen lngere Kanallngen zustzlich verwendet werden. 4.1.2 Kanalbreite (Gatebreite) Es darf irgendeine Kanalbreite verwendet werden. Eine gemessene Kanalbreite von 3 m bis 20 m wird empfohlen, falls nicht eine andere Kan
40、albreite relevant ist. 4.1.3 Schaltungsstruktur (Layout) Es wird empfohlen, dass die vier Elektroden (Gate, Source, Drain, Substrat) mit ueren Einzelanschlssen des Gehuses verbunden werden. 4.1.4 Waferprozess Es wird dringend empfohlen, dass der Waferprozess einschlielich Strstellenkonzentration, th
41、ermischer Behandlung sowie des Aufbau- und Verbindungsprozesses identisch mit dem der zu prfenden Technologie ist. 4.2 Gehusemontage, Packaging Es ist jedes Gehuse erlaubt. Beim WLR-Prfverfahren ist die Gehusemontage (Packaging) nicht notwendig. Bild 2a Empfohlene Schaltung Bild 2b Abzulehnende Scha
42、ltung Bild 2 Schaltung zwischen den MOSFET-Elektroden und den ueren Gehuseanschlssen 4.3 ESD-Schutzschaltung Besondere Aufmerksamkeit sollte angebracht werden, damit keine ESD-Schden an den Prflingen whrend der Gehusemontage auftreten. Es wird empfohlen, der Gate-Elektrode eine ESD-Schutzschaltung h
43、inzu-zufgen. EN 62373:2006 8 Bild 3 Beispiel einer ESD-Schutzschaltung 5 Prfdurchfhrung 5.1 Anfangsmessung und Messbedingungen Die zu messenden Kenngren sind aus der unten angefhrten Liste auszuwhlen. Es wird empfohlen, sowohl eine der Kenngren Uth-cioder Uth-extals auch eine der Kenngren ID, satode
44、r ID, linzu whlen. Umgebungstemperatur fr die elektrischen Messungen ist die Raumtemperatur. Im Falle des WLR-Prfver-fahrens darf die elektrische Messung bei der Beanspruchungstemperatur durchgefhrt werden. Uth-ci Schwellspannung bei konstantem Strom Uth-ext extrapolierte Schwellspannung IDS, satges
45、ttigter Drain-Strom ID, linlinearer Drain-Strom ID, leakDrain-Leckstrom Gm, maxmaximaler Gegenwirkleitwert IgGate-Leckstrom UBDSSDurchbruchsspannung IsubSubstrat-Leckstrom (bei PMOS-Transistoren) 5.2 Prfbeanspruchung Die Bedingungen fr die Prfbeanspruchungen sind unten festgelegt. Die blichen Prf-Ke
46、nngren sind Temperatur, elektrische Feldstrke, Zeiten fr Zwischenmessungen und die Gesamtprfdauer. Es wird empfohlen, eine Vorprfung durchzufhren, um geeignete Beanspruchungsbedingungen zu bestimmen. Die Gate-Elektrode von Nch-MOSFET ist mit positiver Spannung zu beanspruchen. Die Gate-Elektrode von
47、 Pch-MOSFET ist mit negativer Spannung zu beanspruchen. Es wird empfohlen, sowohl Nch- als auch Pch-MOSFET mit beiden Polaritten zu beanspruchen. Bei der Go-/NoGo-Prfung drfen Temperatur und elektrische Feldstrke jeweils auf einen Kennwert (Punkt) beschrnkt werden. Falls die geplante Lebensdauer rel
48、evant ist, drfen sowohl Temperatur als auch elektri-sche Feldstrke jeweils auf mehr als zwei Kennwerte (Punkte) eingestellt werden, um die Aktivierungsenergie und den Beschleunigungsfaktor der elektrischen Feldstrke zu erhalten. 5.2.1 (Prf-)Beanspruchungstemperatur Es wird der Bereich von 150 C bis
49、250 C empfohlen. EN 62373:2006 9 5.2.2 Elektrische Feldstrke Eox Es wird der Bereich von 4 MV/cm bis 8 MV/cm empfohlen. Die Gate-Elektrode von Nch-MOSFET ist mit positi-ver Spannung zu beanspruchen. Die Gate-Elektrode von Pch-MOSFET ist mit negativer Spannung zu bean-spruchen. Source, Drain und Substrat (Wanne) werden auf Masse gelegt. Die Prfspannu
