1、存储系统模拟试卷 1 及答案与解析一、单项选择题1 下列存储层次结构中，存取速度最快的是( )。（A）CaChe（B）寄存器（C）内存（D）光盘2 下列存储器中，具有易失(挥发)性的是( ) 。（A）E 2PROM（B） CaChe（C） Flash Memory(闪存)（D）CDROM(光盘)3 存储器的存取周期 TC 与存储器的存取时间 Ta 的关系是( )。（A）T CT a（B） TC=Ta（C） TCT a（D）T C 与 Ta 的关系不确定4 某计算机系统的物理地址空间大小为 1 GB，按字节编址，每次读写操作最多可以存取 64 位。则存储器地址寄存器(MAR)和存储器数据寄存器(
2、MDR)的位数分别为( )。（A）30、8（B） 30、64（C） 24、8（D）24、645 下列关于存储系统层次结构的说法中，错误的是( )。（A）存储层次结构中，越靠近 CPU，存储器的速度越快，但价格越贵，容量越小（B） CaChe 一主存层次的设置目的是为了提高主存的等效访问速度（C）主存一辅存层次设置的目的是为了提高主存的等效存储容量（D）存储系统层次结构对程序员都是透明的6 下列关于相联存储器的说法中，错误的是( )。（A）相联存储器指的是按内容访问的存储器（B）在实现技术相同的情况下，容量较小的相联存储器，速度较快（C）相联存储器结构简单，价格便宜（D）在存储单元数目不变的情况
3、下，存储字长变长，相联存储器的访问速度下降7 下列关于 DRAM 刷新的说法中，错误的是( ) 。（A）刷新是指对 DRAM 中的存储电容重新充电（B）刷新是通过对存储单元进行“读但不输出数据 ”的操作来实现（C）由于 DRAM 内部设有专门的刷新电路，所以访存期间允许进行刷新（D）刷新期间不允许访存，这段时间称为“访存死区(也叫死时间)”8 下列关于 DRAM 刷新的说法中，错误的是( ) 。（A）刷新操作按行进行，一次刷新一行中的全部存储单元（B）刷新所需的行地址是由 DRAM 内部的刷新计数器(行地址生成器)给出（C）集中刷新的“死时间”要大于异步刷新的“ 死时间”（D）分散刷新方式同样
4、存在“死时间”9 下列关于多字节数据存储次序的说法中，错误的是( )。（A）小端次序是指数据地址对应的存储单元存放的是数据的最低字节（B）大端次序是指数据地址对应的存储单元存放的是数据的最高字节（C）在同一台机器上，不同的汇编语言程序可以选择使用不同的存储次序（D）汇编语言程序是在采用不同存储次序的机器上不具有可移植性10 在“小端次序 ”的机器上，四字节数据 12345678H 按字节地址由小到大依次存为( )。（A）12345678H（B） 56781234H（C） 34127856H（D）78563412H11 某类型为 float 的 C 程序变量 x=-15，存放于小端方式、按字节编
5、址的主存中，地址为 0000 1000H。则地址 0000 1000H 和 0000 1003H 中内容分别是( )。（A）00H 和 BFH（B） BFH 和 00H（C） OBH 和 OFH（D）BOH 和 OFH12 为了提高访问主存中信息的速度，要求“信息按整数边界存储(对齐方式存储)” ，其含义是( ) 。（A）信息的字节长度必须是整数（B）信息单元的存储地址是其字节长度的整数倍（C）信息单元的字节长度必须是整数（D）信息单元的存储地址必须是整数13 下列关于存储器的论述中，正确的是( )。（A）与 SRAM 相比，DRAM 由于需要刷新，所以功耗较高（B）常用的 EPR，OM 采用
6、浮栅雪崩注入型 MOS 管构成，出厂时存储内容为全“0”（C） SRAM 依靠基于 MOS 管的双稳态电路来存储信息，所以不需要刷新（D）双极型 RAM 不仅存取速度快，而且集成度高14 下列关于 SRAM 和 DRAM 的论述中，错误的是 ( )。（A）SRAM 通常用于实现 CaChe，DRAM 用于实现主存（B）由于容量大，DRAM 采用行列地址复用技术，地址引脚数量仅为地址宽度的一半（C）控制线 RAS 和 CAS 是 DRAM 特有的，分别控制从地址线上读行地址和列地址（D）SRAM 和 DRAM 芯片都有片选信号线 CS15 某计算机中已配有 00000H07FFFH 的 ROM
7、区，地址线为 20 位，现在再用16K8 位的 RAM 芯片构成剩下的 RAM 区 08000HFFFFFH，则需要这样的RAM 芯片( )片。（A）61（B） 62（C） 63（D）6416 组成 4M8 位的主存，若选用 1M4 位的存储芯片，需( )片，该主存的地址总线至少是( ) 位。其中，( ) 位用于片选，( )位用于片内寻址。（A）8，20，2，20（B） 16，21，4，18（C） 8，22，2，20（D）16，23，4，1817 下列关于存储器的论述中，不正确的是( )。（A）半导体存储器都具有易失性，掉电后信息丢失（B）常用的 PROM 是通过将内部的熔丝烧断来编程，出厂时
8、存储内容为全“0”（C）擦除 EPROM 的方法是用紫外线照射（D）双端口存储器具有两套“MAR+MDR+RW+CE”18 双端口存储器在( )发生访问冲突。（A）左端口与右端口同时被访问的情况下会（B）同时访问左端口与右端口的地址码不同的情况下（C）同时访问左端口与右端口的地址码相同的情况下（D）任何情况下都不19 n 体(模 n)交叉编址存储器在( ) 时，其存取带宽是单体存储器的 n 倍。（A）连续访存的 n 个地址是针对同一个存储模块（B）任何情况下都能（C）连续访存的 n 个地址是针对不同的存储模块（D）任何情况下都不能20 设 n 体交叉编址(低位交叉)存储器中每个体的存储字长等于
9、数据总线宽度，每个体存取一个字的存取周期为 T，总线传输周期为 t，T 与 t 的关系以及读取地址连续的 n 个字需要的时间分别是( )。（A） T=t，T+nt（B） T=(n 一 1)t，T+nt（C） T=nt，T+nt（D） T=nt，T+(n 一 1)t21 某程序访问一个 4 体交叉存储器的地址序列为：0、9、13、10、6、8、5、3。其中会发生“ 体冲突(也叫存储器碰头 )”的地址是( ) 。（A）0 与 10，9 与 10（B） 9 与 6 与 3（C） 9 与 13，10 与 6（D）10 与 6 与 822 下列关于 CaChe 地址映像算法的论述中，正确的是( )。（A
10、）全相联映像、组相联映像和直接映像都实际应用于 CaChe 地址映像（B）全相联映像发生块冲突的概率最低，变换速度最快，但是成本最高（C）直接映像成本最低，但是变换速度最慢，发生块冲突的概率最高（D）多路组相联映像是全相联映像与直接映像的折中，性能介于两者之间23 下列关于 CaChe 中主存块的替换算法论述中，错误的是( )。（A）FIFO 算法、 LRu 算法和 Random 算法实际都应用于 CaChe 中主存块的替换（B） LRU 算法中，每个 CaChe 行设置一个计数器，选择计数值最高的 CaChe 行替换（C） FIFO 算法和 LRU 算法都属于堆栈( 型)算法（D）Rando
11、m 算法的实现成本低，而且性能接近 LRU 算法24 下列 CaChe 替换算法中，利用了存储器访问的局部性原理的是( )。（A）LRU 算法（B） Random 算法（C） FIFO 算法（D）OPT 算法25 下列关于 CaChe 写策略的论述中，错误的是( )。（A）全写法(写直达法) 充分保证 CaChe 与主存的一致性（B）采用全写法时，不需要为 CaChe 行设置“脏位修改位”（C）写回法(回写法)降低了主存带宽需求(即减少了 CaChe 与主存之间的通信量)（D）多处理器系统通常采用写回法26 下列关于 CaChe 写策略的论述中，正确的是( )。（A）带 TLB 和写回策略 C
12、aChe 的 CPU 执行 Store 指令时，可能不访问主存（B）采用回写法时，无论被替换的 CaChe 行是否“被写过” ，都要将其写回主存（C）采用全写法，CPI 会增大（D）面向包含大量写操作的数据密集型应用的单处理器系统通常采用全写法27 关于 CaChe 的更新，下列说法正确的是( ) 。（A）写操作时，写回法和按写分配法在命中时运用（B）写操作时，按写分配法或不按写分配法在失效时运用（C）读操作时，写直达法和按写分配法在失效时运用（D）读操作时，写直达法或写回法在命中时运用28 一个带有 CaChe 的计算机系统中，CaChe 容量为 5 12 KB，主存容量为 256 MB，则
13、 CaChe 一主存层次的等效容量为( )。（A）5 12 KB（B） 256 MB（C） 256 MB+5 12 KB（D）256 MB 一 512 KB29 下列关于 CaChe 的说法中，正确的是( ) 。（A）采用直接映像时，CaChe 无需考虑替换问题（B）如果选用最优替换算法，则 CaChe 的命中率可以达到 100（C） CaChe 本身的速度越快，则 CaChe 存储器的等效访问速度就越快（D）CaChe 的容量与主存的容量差别越大越好30 下列关于 CaChe 的说法中，错误的是( ) 。（A）CaChe 对程序员是透明的（B） CaChe 行块槽的大小为用相同体内地址访问凡
14、体交叉存储器一次读出的数据量（C）分离 CaChe(也称哈佛结构)是存放指令的 CaChe 与存放数据 CaChe 分开设置（D）读操作也要考虑 CaChe 与主存的一致性问题31 为了有效发挥 CaChe 的作用，设计程序时应尽可能( )。（A）减少访存的次数（B）具有空间局部性或时间局部性（C）减少 IO 的次数（D）程序大小不超过实际内存容量32 下列因素中，与 CaChe 的命中率无关的是( )。（A）构成 CaChe 的存储芯片的存取周期（B） CaChe 的容量（C）主存和 CaChe 间交换的数据块的大小（D）CaChe 替换算法33 主存地址位数为 32 位，按字节编址。容量为
15、 512 KB 的 CaChe 采用直接映射方式则“标志”字段占( ) 位。（A）1 1（B） 12（C） 13（D）1434 CaChe 采用 2 路组相联映射，共有 16 个槽(第 O 槽到第 15 槽)，每个主存块为32 字节，主存按字节编址。请问主存第 1 022 号单元所在的主存块可以放到第( )槽中。（A）15（B） 1 3（C） 12（D）1035 下列说法中，错误的是( )。（A）引入多模块交叉存储器是为了主存带宽不足问题（B）引入双端口存储器是为了解决对同一个存储部件要求同时进行读写的问题（C）引入 CaChe 提高了访问内存的速度，解决了内存速度与处理器速度的不匹配问题（D
16、）虚拟存储器是解决对内存的访问冲突问题36 在支持虚拟存储器的计算机中，指令中给出的访问存储器的地址是( )。（A）物理地址（B）实际地址（C）主存地址（D）虚拟地址37 为了充分发挥虚拟存储器的效用，应将程序设计成具有( )特性。（A）不应含有过多 IO 操作（B）程序大小不应超过实际内存容量（C）对存储器的访问具有局部性（D）指令间相关不应过多38 实现虚拟存储器的关键是虚拟地址向实际地址的快速变换。为此，在处理器内部设置一个特殊的 CaChe，来记录最近使用页的页表项，以快速完成地址转换。不同文献对这个特殊的 CaChe 有不同的称呼。下列选项中，不属于这些称呼的是( )。（A）转换旁视
17、缓冲器(17LB)（B）转换后援缓冲器（C）快表（D）慢表39 位于处理器内部的转换旁视缓冲器(快表)中的主要内容是( )。（A）实页号字段（B）实页号字段与虚页号字段（C）实页号字段与用户号字段（D）实页号字段与虚页号字段，再加上用户号字段40 访问转换旁视缓冲器(快表)命中，说明( ) 。（A）目标数据在 CaChe 中（B）目标数据在主存中，而且最近被访问过（C）目标数据在 TLB 中（D）目标数据在主存中，但最近是否被访问过不确定41 下列关于命中组合的情况中，一次访存过程中可能发生的是( )。（A）TLB 未命中，CaChe 命中，Page 未命中（B） TLB 未命中，CaChe
18、未命中，Page 命中（C） TLB 命中，CaChe 命中，Page 未命中（D）TLB 命中，CaChe 未命中，Page 未命中存储系统模拟试卷 1 答案与解析一、单项选择题1 【正确答案】 B【试题解析】 此题考查计算机系统中存储器的分类及其特点。【知识模块】 存储系统2 【正确答案】 B【试题解析】 此题考查不同存储器的易失性。【知识模块】 存储系统3 【正确答案】 A【知识模块】 存储系统4 【正确答案】 B【知识模块】 存储系统5 【正确答案】 D【试题解析】 此题考查的知识点：存储系统层次结构的基本概念。CaChe 一主存层次对所有程序员都是透明的。主存一辅存层次只对应用程序员
19、透明，对系统程序员不透明。【知识模块】 存储系统6 【正确答案】 C【试题解析】 此题考查相联存储器的基本概念与组成原理。【知识模块】 存储系统7 【正确答案】 C【试题解析】 此题考查 DRAM 刷新的基本概念。【知识模块】 存储系统8 【正确答案】 D【试题解析】 此题考查 DRAM 刷新的基本概念以及不同刷新方式的特点。【知识模块】 存储系统9 【正确答案】 C【试题解析】 此题考查的知识点：小端次序与大端次序；一台机器只能选择一种存储次序。【知识模块】 存储系统10 【正确答案】 D【试题解析】 此题考查小端次序的基本概念。【知识模块】 存储系统11 【正确答案】 A【知识模块】 存储
20、系统12 【正确答案】 B【试题解析】 此题考查“信息按整数边界存储”的概念【知识模块】 存储系统13 【正确答案】 C【试题解析】 此题考查的知识点：与 SRAM 相比，DRAM 便宜，功耗较低，但需要刷新；EPROM 采用浮栅雪崩注入型 MOS 管构成，出厂时存储内容为全 “1”；双极型 RAM 存取速度快，但集成度低。【知识模块】 存储系统14 【正确答案】 D【试题解析】 DRAM 没有 CS 引脚，存储器扩展时用 RAs 代替 CS 作为片选。【知识模块】 存储系统15 【正确答案】 B【试题解析】 RAM 区大小为 3132KB。(3 132KB)16KB=62。【知识模块】 存储
21、系统16 【正确答案】 C【试题解析】 此题考查存储器扩展的基本概念与方法。【知识模块】 存储系统17 【正确答案】 A【试题解析】 此题考查：半导体存储器的特性，双端口存储器的基本组成。【知识模块】 存储系统18 【正确答案】 C【试题解析】 此题考查双端口存储器的特性。【知识模块】 存储系统19 【正确答案】 C【试题解析】 此题考查 n 体(模 n)交叉编址存储器的特性。【知识模块】 存储系统20 【正确答案】 D【试题解析】 此题考查 n 体交叉编址(低位交叉)存储器的性能分析。【知识模块】 存储系统21 【正确答案】 C【试题解析】 此题考查访问 n 体交叉编址存储器时可能出现的“体
22、冲突”现象。【知识模块】 存储系统22 【正确答案】 D【试题解析】 此题考查 CaChe 地址映像算法的分类及其性能评价。【知识模块】 存储系统23 【正确答案】 C【试题解析】 此题考查 CaChe 中主存块替换算法的分类、实现及其性能评价。【知识模块】 存储系统24 【正确答案】 A【试题解析】 此题考查 CaChe 替换算法的特性。【知识模块】 存储系统25 【正确答案】 D【试题解析】 采用全写法时，主存-CaChe 数据始终一致，被替换的 CaChe 行不必写回主存，所以不需要为 CaChe 行设置“脏位修改位”。对安全性、可靠性要求高，不允许有主存-CaChe 数据不一致现象发生
23、的计算机系统(例如多处理器系统)，它的 CaChe 必须采用“写直达全写”法。 【知识模块】 存储系统26 【正确答案】 C【试题解析】 TLB 命中、写回策略的 CaChe 命中时，执行 Store 指令不访问主存。写回法不保证 CaChe 与主存的一致性，所以要为 CaChe 行设置“脏位修改位”。发生替换时，需要将“脏位修改位”为 1 的 CaChe 行写回主存。采用全写法，CPI 的增量等于：CPI 访存周期 TM写主存指令(如 Store)的使用频度。【知识模块】 存储系统27 【正确答案】 B【试题解析】 此题考查的知识点：按写分配法或不按写分配法在写失效(不命中)时运用。【知识模
24、块】 存储系统28 【正确答案】 B【试题解析】 此题考查 CaChe-主存层次等效容量的概念。【知识模块】 存储系统29 【正确答案】 A【试题解析】 此题考查的知识点：由于主存块是在不命中时被装入 CaChe，所以CaChe 命中率不可以达到 100；命中率比 CaChe 本身速度对 CaChe 的等效访问速度影响更大。【知识模块】 存储系统30 【正确答案】 D【试题解析】 此题考查的知识点：读操作无需考虑 CaChe 与主存的一致性问题。【知识模块】 存储系统31 【正确答案】 B【试题解析】 此题考查影响发挥 CaChe 作用的因素。【知识模块】 存储系统32 【正确答案】 A【试题
25、解析】 此题考查影响 CaChe 的命中率的因素。【知识模块】 存储系统33 【正确答案】 C【试题解析】 直接映射方式下，主存地址减去 CaChe 地址，剩余的前面部分就是“标志”字段。现在主存地址位数为 32 位，容量为 512 KB 的 CaChe 地址位数为19 位，则“标志”字段=3219=13 位。【知识模块】 存储系统34 【正确答案】 A【试题解析】 2 路组相连的 CaChe 有 16 个槽，则表示分为 8 组(组号 3 位)，每组两槽(组内槽号 1 位) 。每槽装一个主存块，块大小为 32 字节，则块内地址 5 位。CaChe 地址共 9 位。第 1 022 号单元的地址
26、11111 11110B 中，后 5 位为块内地址，倒数第 79 位为组号，倒数第 6 位为组内槽号。根据组相联映像的规则，第 1022号单元所在的主存块映射到 CaChe 中，组号和块内地址不变，则其 CaChe 地址为11111110，所以，所在槽号只能是 14 或 15。【知识模块】 存储系统35 【正确答案】 D【试题解析】 引入虚拟存储器是为了给用户提供一个容量大(等于辅存)、速度快(接近主存) 、价格便宜 (大大便宜于主存，仅比辅存略高)的存储器，即解决用户编程空间小的问题。【知识模块】 存储系统36 【正确答案】 D【试题解析】 此题考查物理地址、实际地址、有效地址与虚拟地址的概
27、念及区别。【知识模块】 存储系统37 【正确答案】 C【试题解析】 此题考查虚拟存储器的工作原理。【知识模块】 存储系统38 【正确答案】 D【试题解析】 不同文献对变换旁视缓冲器 TLB 有不同的称呼。【知识模块】 存储系统39 【正确答案】 D【试题解析】 此题考查变换旁视缓冲器 TLB(快表)的组成。【知识模块】 存储系统40 【正确答案】 D【试题解析】 TLB 命中，仅能说明目标数据所在的页面在主存中。目标数据最近被访问过的证据是 CaChe 命中。【知识模块】 存储系统41 【正确答案】 B【试题解析】 此题考查的知识点：“TLB 命中”表示目标数据所在的页面在主存中，不可能对应“Page 未命中”。所以，C 和 D 是不可能发：生的。“Page 未命中”表示目标数据所在的页面不在主存中，不可能对应“CaChe 命中”。所以，A 是不可能发生的。【知识模块】 存储系统
