1、2007 年北京航空航天大学计算机专业基础综合（计算机组成原理）真题试卷及答案解析(总分：36.00，做题时间：90 分钟)一、填空题(总题数：10，分数：20.00)1.运算器的核心是_。（分数：2.00）_2.常见的集中式总线判优控制方式有_、_和_三种。（分数：2.00）_3.CPU 响应中断时需要保护程序断点，这里的断点指的是_的内容，它一般被保存到_中。（分数：2.00）_4.浮点数加减法的基本运算过程是_、_和_。（分数：2.00）_5.条件转移指令所依据的条件来自_寄存器。（分数：2.00）_6.冯.诺依曼机是由_、_、_以及输入设备、输出设备五大部件组成。（分数：2.00）_7
2、.在链式查询、计数器定时查询、独立请求三种常见的集中式总线仲裁方式中，_方式响应速度最快，_方式对电路故障最敏感。（分数：2.00）_8.在程序查询、程序中断、DMA 三种常见的 IO 控制方式中，_方式要求主存与 IO 之间有直接数据通路；_方式使 cPU 和 I()设备处于串行工作状态。（分数：2.00）_9.在指令执行阶段，立即寻址方式和寄存器直接寻址方式因操作数而需访问内存的次数分别是_和_。（分数：2.00）_10.计算机存储器的层次化结构设计主要依据_原理。（分数：2.00）_二、简答题(总题数：2，分数：4.00)11.假设：某 8 位机的地址码为 16 位，主存按字节编址，其中
3、最高 8KB 主存空间为系统。BIOS 程序区，其余为用户程序区。现有 4K4 位的 ROM 芯片和 8K4 位的 SRAM 芯片。问：该机所允许的最大主存空间是多少?构建该机所允许的最大空间的主存，需用上述规格的 ROM 芯片和 SRAM 芯片各多少?（分数：2.00）_12.假设：某机主存容量为 2M 字节，Cache 容量为 8K 字节，采用 2 路组相联结构，每个数据块大小为 128字节。问：(1)Cache 共分为多少组?每组有多少个数据块?(2)主存共分多少组?每组多少个数据块?(3)主存地址的格式(各字段名称及其位数)是什么?(4)Cache 中每个数据块对应的 Tag 至少应该
4、有多少位?(5)Cache 中 Tag 的内容应该来自主存地址中的哪个字段?（分数：2.00）_三、设计题(总题数：2，分数：4.00)13.画出微程序控制器的基本组成框图，说明其中各个部件的作用，并结合所画的框图，简要说明微程序控制器的基本工作原理。（分数：2.00）_14.某机字长为 16 位，数据总线也为 16 位，内存容量 64KB，包含 8 个 16 位通用寄存器 R0R7。指令系统基本要求是：a128 条双操作指令，且其中必有一操作数是寄存器直接寻址。b另一操作数的寻址方式有 4 种：立即寻址，寄存器直接寻址，寄存器间接寻址，变址寻址。立即数和变址寻址时的位移量为16 位。c指令长
5、度应满足 16 的倍数，且要求尽量短。(1)列出通常在指令系统格式设计过程中应该考虑的主要因素。(2)给出该机指令系统的设计方案(提示：画出指令格式图，说明指令各字段的位数和含义)。（分数：2.00）_四、分析题(总题数：4，分数：8.00)15.用 16K8 位的 SRAM 芯片组成 64K16 位的存储器，该存储器按 16 位字编址，画出存储器扩展图。（分数：2.00）_16.某 8 位计算机主存容量 32K 字节，组相联 Cache 容量 2K 字节，每组 4Blocks，每 Block 64 个字节。假设 Cache 开始是空的，CPU 从主存存储单元 0 开始顺序读取 2176 个字
6、节数据(即按地址 O、1、2 的顺序一直读取到地址单元 2175)，然后再重复这样的读数过程 7 遍(共 8 遍)，Cache 速度是主存速度的 10 倍，采用 LRU 替换算法，假定块替换的时间忽略不计，计算采用(3ache 后的加速比。（分数：2.00）_17.某机字长为 16 位，采用定长指令格式，指令长度为 16 位，包含 32 条双地址指令、64 条单地址指令和 4 条无噪作数指令；每个地址字段占 5 位，请给出该机指令系统的操作码设计方案。（分数：2.00）_18. （分数：2.00）_2007 年北京航空航天大学计算机专业基础综合（计算机组成原理）真题试卷答案解析(总分：36.0
7、0，做题时间：90 分钟)一、填空题(总题数：10，分数：20.00)1.运算器的核心是_。（分数：2.00）_正确答案：(正确答案：ALU 算术逻辑运算单元)解析：2.常见的集中式总线判优控制方式有_、_和_三种。（分数：2.00）_正确答案：(正确答案：链式查询方式、计数器定时查询方式、独立请求方式)解析：3.CPU 响应中断时需要保护程序断点，这里的断点指的是_的内容，它一般被保存到_中。（分数：2.00）_正确答案：(正确答案：程序计数器 PC、堆栈)解析：4.浮点数加减法的基本运算过程是_、_和_。（分数：2.00）_正确答案：(正确答案：对阶、尾数相加减、规格化处理)解析：5.条件
8、转移指令所依据的条件来自_寄存器。（分数：2.00）_正确答案：(正确答案：标志)解析：6.冯.诺依曼机是由_、_、_以及输入设备、输出设备五大部件组成。（分数：2.00）_正确答案：(正确答案：运算器、控制器、存储器)解析：7.在链式查询、计数器定时查询、独立请求三种常见的集中式总线仲裁方式中，_方式响应速度最快，_方式对电路故障最敏感。（分数：2.00）_正确答案：(正确答案：独立请求、链式查询)解析：8.在程序查询、程序中断、DMA 三种常见的 IO 控制方式中，_方式要求主存与 IO 之间有直接数据通路；_方式使 cPU 和 I()设备处于串行工作状态。（分数：2.00）_正确答案：(
9、正确答案：DMA、程序查询)解析：9.在指令执行阶段，立即寻址方式和寄存器直接寻址方式因操作数而需访问内存的次数分别是_和_。（分数：2.00）_正确答案：(正确答案：零次、零次)解析：10.计算机存储器的层次化结构设计主要依据_原理。（分数：2.00）_正确答案：(正确答案：程序访问的局部性)解析：二、简答题(总题数：2，分数：4.00)11.假设：某 8 位机的地址码为 16 位，主存按字节编址，其中最高 8KB 主存空间为系统。BIOS 程序区，其余为用户程序区。现有 4K4 位的 ROM 芯片和 8K4 位的 SRAM 芯片。问：该机所允许的最大主存空间是多少?构建该机所允许的最大空间
10、的主存，需用上述规格的 ROM 芯片和 SRAM 芯片各多少?（分数：2.00）_正确答案：(正确答案： )解析：12.假设：某机主存容量为 2M 字节，Cache 容量为 8K 字节，采用 2 路组相联结构，每个数据块大小为 128字节。问：(1)Cache 共分为多少组?每组有多少个数据块?(2)主存共分多少组?每组多少个数据块?(3)主存地址的格式(各字段名称及其位数)是什么?(4)Cache 中每个数据块对应的 Tag 至少应该有多少位?(5)Cache 中 Tag 的内容应该来自主存地址中的哪个字段?（分数：2.00）_正确答案：(正确答案： )解析：三、设计题(总题数：2，分数：4
11、.00)13.画出微程序控制器的基本组成框图，说明其中各个部件的作用，并结合所画的框图，简要说明微程序控制器的基本工作原理。（分数：2.00）_正确答案：(正确答案： )解析：14.某机字长为 16 位，数据总线也为 16 位，内存容量 64KB，包含 8 个 16 位通用寄存器 R0R7。指令系统基本要求是：a128 条双操作指令，且其中必有一操作数是寄存器直接寻址。b另一操作数的寻址方式有 4 种：立即寻址，寄存器直接寻址，寄存器间接寻址，变址寻址。立即数和变址寻址时的位移量为16 位。c指令长度应满足 16 的倍数，且要求尽量短。(1)列出通常在指令系统格式设计过程中应该考虑的主要因素。
12、(2)给出该机指令系统的设计方案(提示：画出指令格式图，说明指令各字段的位数和含义)。（分数：2.00）_正确答案：(正确答案： )解析：四、分析题(总题数：4，分数：8.00)15.用 16K8 位的 SRAM 芯片组成 64K16 位的存储器，该存储器按 16 位字编址，画出存储器扩展图。（分数：2.00）_正确答案：(正确答案： )解析：16.某 8 位计算机主存容量 32K 字节，组相联 Cache 容量 2K 字节，每组 4Blocks，每 Block 64 个字节。假设 Cache 开始是空的，CPU 从主存存储单元 0 开始顺序读取 2176 个字节数据(即按地址 O、1、2 的顺序一直读取到地址单元 2175)，然后再重复这样的读数过程 7 遍(共 8 遍)，Cache 速度是主存速度的 10 倍，采用 LRU 替换算法，假定块替换的时间忽略不计，计算采用(3ache 后的加速比。（分数：2.00）_正确答案：(正确答案： )解析：17.某机字长为 16 位，采用定长指令格式，指令长度为 16 位，包含 32 条双地址指令、64 条单地址指令和 4 条无噪作数指令；每个地址字段占 5 位，请给出该机指令系统的操作码设计方案。（分数：2.00）_正确答案：(正确答案： )解析：18. （分数：2.00）_正确答案：(正确答案： )解析：
