1、计算机学科专业基础综合组成原理-中央处理器(CPU)(二)及答案解析(总分：100.00，做题时间：90 分钟)一、B单项选择题/B(总题数：47，分数：47.00)1.CPU 中运算器的全部功能是_。 A.产生时序信号 B.完成算术逻辑运算 C.取指令、分析指令并执行指令 D.指令控制、操作控制、时间控制和中断处理（分数：1.00）A.B.C.D.2.流水线计算机中，下列语句发生的数据相关类型是_。ADD R1, R2, R3; (R2)+(R3)R1ADD R4, R1, R5; (R1)+(R5)R4 A.写后写 B.读后写 C.写后读 D.读后读（分数：1.00）A.B.C.D.3.在
2、 CPU 的状态字寄存器中，若符号标志位 SF 为“1”，表示运算结果是_。 A.正数 B.负数 C.非正数 D.不能确定（分数：1.00）A.B.C.D.4.已知一台时钟频率为 2GHz 的计算机的 CPI 为 1.2。某程序 P 在该计算机上的指令条数为 4109。若在该计算机上，程序 P 从开始启动到执行结束所经历的时间是 4s，则运行 P 所用 CPU 时间占整个 CPU 时间的百分比大约是_。 A.40% B.60% C.80% D.100%（分数：1.00）A.B.C.D.5.所谓 n 位的 CPU，这里的 n 是指_。 A.地址总线线数 B.数据总线线数 C.控制总线线数 D.I
3、/O 线数（分数：1.00）A.B.C.D.6.在具有中断系统的 CPU 中有中断标志寄存器，它用来_。 A.向 CPU 发出中断请求 B.提示 CPU 是否进入中断周期 C.开放或关闭中断系统 D.以上都不对（分数：1.00）A.B.C.D.7.CPU 中的控制器的全部功能是_。 A.产生时序信号 B.从主存中取出指令并完成指令操作码译码 C.从主存中取出指令、分析指令并产生有关的操作控制信号 D.以上都不对（分数：1.00）A.B.C.D.8.下列关于计算机系统中的概念中，正确的是_。 A.CPU 中包括地址译码器 B.CPU 中程序计数器中存放的是操作数地址 C.CPU 中决定指令执行顺
4、序的是程序计数器 D.在 CPU 中状态寄存器对用户是完全透明的（分数：1.00）A.B.C.D.9.三级时序系统提供的三级时序信号是_。 A.指令周期、机器周期、节拍 B.指令周期、机器周期、时钟周期 C.机器周期、节拍、工作脉冲 D.指令周期、微指令周期、时钟周期（分数：1.00）A.B.C.D.10.CPU 响应中断的条件是_。 A.屏蔽标志为 1 B.屏蔽标志为 0 C.开中断标志为 1 D.开中断标志为 0（分数：1.00）A.B.C.D.11.一般情况下，采用下列哪种编码方式时，微指令的控制字段位数最多_。 A.直接编码方式 B.字段直接编码方式 C.字段间接编码方式 D.以上都不
5、对（分数：1.00）A.B.C.D.12.设指令由取指、分析、执行 3 个子部件完成，并且每个子部件的时间均为 t，若采用常规标量单流水线处理器，连续执行 8 条指令，则该流水线的加速比为_。 A.3 B.2 C.3.4 D.2.4（分数：1.00）A.B.C.D.13.超长指令字技术是通过_来提高指令的并行性的。 A.缩短原来流水线的处理器周期 B.在每个时钟周期内并发多条指令 C.把多条能并行执行的指令组合成一条具有多个操作码字段的指令 D.把指令分配到多核 CPU 的不同内核上执行（分数：1.00）A.B.C.D.14.下面有关 CPU 的寄存器的描述中，正确的是_。 A.CPU 中的所
6、有寄存器都可以被用户程序使用 B.一个寄存器不可能既作数据寄存器，又作地址寄存器 C.程序计数器用来存放指令 D.以上都不对（分数：1.00）A.B.C.D.15.硬连接控制器是一种_型控制器。 A.组合逻辑 B.时序逻辑 C.存储逻辑 D.同步逻辑（分数：1.00）A.B.C.D.16.下面有关指令周期的叙述中，错误的是_。 A.指令周期的第一个机器周期一定是取指周期 B.所有指令的执行周期一样长 C.在有间接寻址方式的指令周期中，至少访问两次内存 D.在一条指令执行结束、取下条指令之前查询是否有中断发生（分数：1.00）A.B.C.D.17.计算机的执行速度与_有关。 A.主频 B.主频、
7、平均机器周期 C.主频、平均机器周期和平均指令周期 D.以上都不对（分数：1.00）A.B.C.D.18.微程序存放在_中。 A.控制存储器 B.RAM C.指令寄存器 D.内存储器（分数：1.00）A.B.C.D.19.微程序控制存储器属于_的一部分。 A.主存 B.外存 C.CPU D.以上都不是（分数：1.00）A.B.C.D.20.在微程序控制的计算机中，若要修改指令系统，只要_。 A.改变时序控制方式 B.改变微指令格式 C.增加微命令个数 D.改变控制存储器的内容（分数：1.00）A.B.C.D.21.在采用增量方式的微指令中，下一条微指令的地址_。 A.在微指令计数器(PC)中
8、B.在程序计数器(PC)中 C.根据条件码产生 D.在当前的微指令中（分数：1.00）A.B.C.D.22.在采用断定方式的微指令中，下一条微指令的地址_。 A.在微指令计数器(PC)中 B.在程序计数器(PC)中 C.根据当前的微指令的后继地址和转移控制字段条件码产生 D.在当前的微指令中（分数：1.00）A.B.C.D.23.微地址是指微指令_。 A.在主存的存储位置 B.在堆栈的存储位置 C.在磁盘的存储位置 D.在控制存储器的存储位置（分数：1.00）A.B.C.D.24.下面有关程序计数器(PC)的叙述中，错误的是_。 A.每条指令执行后，PC 的值都会被改变 B.PC 的值由 CP
9、U 在执行指令过程中进行修改 C.条件转移指令时，PC 的值总是修改为转移目标指令的地址 D.PC 的位数一般和存储器地址寄存器(MAR)的位数一样（分数：1.00）A.B.C.D.25.累加器中_。 A.没有加法器功能，也没有寄存器功能 B.没有加法器功能，有寄存器功能 C.有加法器功能，没有寄存器功能 D.有加法器功能，也有寄存器功能。（分数：1.00）A.B.C.D.26.机器主频的倒数(一个节拍)等于_。 A.CPU 时钟周期 B.主板时钟周期 C.指令周期 D.存储周期（分数：1.00）A.B.C.D.27.下列寄存器中，对汇编语言程序员不透明的是_。 A.存储器地址寄存器(MAR)
10、 B.程序计数器(PC) C.存储器数据寄存器(MDR) D.指令寄存器(IR)（分数：1.00）A.B.C.D.28.下列有关控制器各部件功能的描述中，错误的是_。 A.控制单元是其核心部件，用于对指令操作码译码并生成控制信息 B.PC 称为程序计数器，用于存放下一条指令所在单元的地址 C.通过将 PC 按当前指令长度增量，可实现指令的按序执行 D.IR 称为指令寄存器，用来存放当前指令的操作码（分数：1.00）A.B.C.D.29.通常情况下，下列部件中不包含在中央处理器中的是_。 A.ALU B.DRAM C.寄存器 D.控制器（分数：1.00）A.B.C.D.30.下列有关数据通路的叙
11、述中，错误的是_。 A.数据通路由若干操作元件和状态元件连接而成 B.数据通路的功能由控制部件送出的控制信号决定 C.ALU 属于操作元件，用于执行各类算术和逻辑运算 D.通用寄存器属于状态元件，但不包含在数据通路中（分数：1.00）A.B.C.D.31.CPU 中保存当前正在执行指令的寄存器是_。 A.PC B.IR C.AR D.DR（分数：1.00）A.B.C.D.32.在变长指令字格式的处理器中，下一条指令地址的计算方法为_。 A.PC+1 B.PC+当前指令的字节数 C.PC+下一条指令的字节数 D.不确定（分数：1.00）A.B.C.D.33.假设计算机的主频为 500MHz，该计
12、算机执行的 99%的指令的指令周期=取指周期+执行周期，其中取指周期需 2 个时钟周期，执行周期需 2 个时钟周期，那么该计算机的 CPI 大约为_。 A.2 B.4 C.125M D.250M（分数：1.00）A.B.C.D.34.下列有关微指令格式的描述中，错误的是_。 A.相对于直接编码(控制)方式，字段直接编码方式的控存利用率更高 B.相对于字段直接编码方式，直接编码(控制)方式的执行速度更快 C.相对于断定法(下址字段法)，采用增量计数器法的微指令格式更短 D.相对于水平型微指令，一条垂直型指令中包含的微命令更多（分数：1.00）A.B.C.D.35.下列有关指令和微指令之间关系的描
13、述中，正确的是_。 A.一条指令的功能通过执行一条微指令来实现 B.一条指令的功能通过执行一个微程序来实现 C.一条微指令的功能通过执行一条指令来实现 D.一条微指令的功能通过执行一个微程序来实现（分数：1.00）A.B.C.D.36.相对于微程序控制器，硬布线控制器的特点是_。 A.指令执行速度慢，指令功能的修改和扩展容易 B.指令执行速度慢，指令功能的修改和扩展难 C.指令执行速度快，指令功能的修改和扩展容易 D.指令执行速度快，指令功能的修改和扩展难（分数：1.00）A.B.C.D.37.下列给出的事件中，无须异常处理程序进行处理的是_。 A.缺页故障 B.地址越界 C.除数为 0 D.
14、访问 Cache 缺失（分数：1.00）A.B.C.D.38.下列有关“自陷”(Trap)异常的描述中，正确的有_。“自陷”是人为预先设定的一种特定处理事件可由“访管指令”或“自陷”的执行进入“自陷”一定是出现了某种异常情况才会发生“自陷”“自陷”发生后 CPU 将进入操作系统内核程序执行 A.、 B.、 C.、 D.、（分数：1.00）A.B.C.D.39.下列关于流水线方式说法中，错误的是_。 A.定长指令字和定长操作码的指令格式更适合流水线方式 B.指令类型少和操作数地址规整的指令格式更适合流水线方式 C.采用 Load/Store 型指令风格的指令格式更适合流水线方式 D.流水线方式可
15、使一条指令的执行时间更短（分数：1.00）A.B.C.D.40.下列关于指令流水线设计的叙述中，错误的是_。 A.指令执行过程的各个子功能都必须包含在某个流水段中 B.所有子功能都必须按一定的顺序经过流水段 C.虽然各子功能实际时间可能不同，但经过每个流水段的时间都一样 D.任何时候各个流水段的功能部件都不可能执行空操作（分数：1.00）A.B.C.D.41.下列关于超流水线技术的描述，错误的是_。超流水线技术可以使一条指令的执行时间更短超流水线技术可以提高处理器的时钟频率超流水线技术在每个时钟周期内可同时并发多条独立指令使用了超流水线技术，在原来的时钟周期内，功能部件被使用的次数不变 A.、
16、 B.、 C.、 D.、（分数：1.00）A.B.C.D.42.某计算机的指令流水线由 4 个功能段组成，指令流经各功能段的时间(忽略各功能段之间流水段寄存器的缓存时间)如下图所示。（分数：1.00）A.B.C.D.43.下列关于结构相关冲突的叙述中，错误的是_。 A.结构相关冲突是指同时有多条指令使用同一资源 B.避免结构相关冲突的基本做法是使每个指令在相同的流水段中使用不同的功能部件 C.重复设置功能部件可以避免结构相关冲突 D.数据 Cache 和指令 Cache 分离可解决同时访问数据和指令的冲突（分数：1.00）A.B.C.D.44.下列关于数据相关冲突的叙述中，正确的有_。数据相关
17、冲突指的是流水线中的各条指令因重叠操作，可能改变对操作数的读写访问顺序在发生数据相关冲突的指令之间插入空操作指令能避免数据冲突采用旁路技术可以解决部分数据相关冲突通过编译器调整指令顺序可解决部分数据相关冲突 A.、 B.、 C.、 D.全部（分数：1.00）A.B.C.D.45.下列关于超标量技术的叙述中，错误的是_。 A.超标量技术是指在流水线中采用更多的流水段个数 B.超标量技术执行指令时，可同时发射多条指令至流水线中 C.采用超标量技术的 CPU 中必须配置多个不同的功能部件 D.采取超标量技术的目的是利用部件的并行性以提高指令吞吐率（分数：1.00）A.B.C.D.46.同步控制是_。
18、 A.只适用于 CPU 控制的方式 B.只适用于外围设备控制的方式 C.由统一时序信号控制的方式 D.所有指令执行的时间都相同的方式（分数：1.00）A.B.C.D.47.在运算器中的数据寄存器，每次运算既存放源操作数，又存放结果的是_。 A.累加寄存器 B.程序计数器 C.程序状态寄存器 D.指令寄存器（分数：1.00）A.B.C.D.二、B综合应用题/B(总题数：4，分数：53.00)设有一个 CPU 的指令执行部件如下图所示，由 Cache 每隔 100ns 提供 4 条指令。(注：B1、B2 和 B3 是 3 个相同的并行部件)（分数：13.00）(1).画出该指令流水线功能段的时空图
19、。（分数：6.50）_(2).试计算流水线执行这 4 条指令的实际吞吐率和效率。（分数：6.50）_假设有一个计算机工程师想要设计一个新的 CPU，其中运行的一个典型程序的核心模块有一百万条指令，每条指令执行时间为 100ps。请回答下面两个问题：（分数：15.00）(1).若新 CPU 是一个 20 级流水线处理器，忽略流水段之间的寄存器延迟，执行上述同样的程序，理想情况下，它的速度是非流水线处理器的多少倍?（分数：5.00）_(2).实际流水线并不是理想的，流水段之间的数据传送会有额外开销。相比于理想情况，这些开销会如何影响指令执行时间和指令吞吐率。（分数：5.00）_(3).在一个按照程
20、序完成的超标量指令流水线中，将指令的执行过程分为译码、执行和写回三个阶段。译码部件能够同时执行读取和译码两条指令，在这两条指令都启动执行后，再读取两条指令。流水线的执行阶段具有三个不同的功能部件(即加法和乘法部件等)，具有相关的专用通道。写回阶段有两个结果写回流水部件，只有在每两条指令都执行完成时，同时写回两个结果。假定有 6 条指令(I1，I2，I3，I4，I5，I6)，其中： I1 指令需要两个执行周期，其他指令都只需要一个执行周期； I3、I4、I5 和 I6 使用相同的功能部件； 指令启动部件在发现后续指令和当前指令有功能部件冲突时，将停止启动后续的指令，直至当前指令完成后，才启动后续
21、的指令。 根据上述要求，试分析其执行过程，假设起始时间为 0，时钟周期为 t，这 6 条指令各是何时完成执行过程。（分数：5.00）_指令流水线有取指(IF)、译码(ID)、执行(EX)、访存(MEM)、写回寄存器堆(WB)5 个过程段，共有 12 条指令连续输入此流水线。（分数：15.00）(1).画出流水线的时空图，假设时钟周期 100ns。（分数：5.00）_(2).求流水线的吞吐率。（分数：5.00）_(3).求流水线的加速比。（分数：5.00）_设一 RISC 机的指令流水线由 5 个过程段组成：取指(IF)、指令译码与读 R 寄存器(ID)、ALU 运算与地址计算(EX)，访问存储
22、器(MEM)，结果写回寄存器(WB)。现执行下列程序段：ADD R1, R2, R3; (R1)+(R2)R3LW R4, R1; (R1)R4SUB R5, R4, R3; (R4)-(R3)R5（分数：10.00）(1).画出流水线时空图，并分析上述程序段存在哪些数据相关?若要解决此数据相关，则软硬件各有哪些方法?（分数：5.00）_(2).在这一流水线中，有哪种数据相关不可能发生，为什么?（分数：5.00）_计算机学科专业基础综合组成原理-中央处理器(CPU)(二)答案解析(总分：100.00，做题时间：90 分钟)一、B单项选择题/B(总题数：47，分数：47.00)1.CPU 中运算
23、器的全部功能是_。 A.产生时序信号 B.完成算术逻辑运算 C.取指令、分析指令并执行指令 D.指令控制、操作控制、时间控制和中断处理（分数：1.00）A.B. C.D.解析：解析 运算器负责对数据进行加工和处理，即完成算术逻辑运算。2.流水线计算机中，下列语句发生的数据相关类型是_。ADD R1, R2, R3; (R2)+(R3)R1ADD R4, R1, R5; (R1)+(R5)R4 A.写后写 B.读后写 C.写后读 D.读后读（分数：1.00）A.B.C. D.解析：解析 数据相关类型包括 RAW(写后读)、WAW(写后写)、WAR(读后写)。设有 i 和 j 两条指令，i 指令在
24、前，j 指令在后，则 3 种相关的含义如下。 RAW(写后读)：指令 j 试图在指令 i 写入寄存器前就读出该寄存器的内容，这样指令 j 就会错误地读出该寄存器旧的内容。 WAR(读后写)：指令 j 试图在指令i 读出该寄存器前就写入该寄存器，这样指令 i 就会错误地读出该寄存器的新内容。 WAW(写后写)：指令 j 试图在指令 i 写入寄存器前就写入该寄存器，这样两次写的先后次序被颠倒，就会错误地使由指令 i写入的值成为该寄存器的内容。 在这两条指令中，都对 R1 进行操作，其中前面对 R1 写操作，后面对 R1读操作，因此发生写后读相关。3.在 CPU 的状态字寄存器中，若符号标志位 SF
25、 为“1”，表示运算结果是_。 A.正数 B.负数 C.非正数 D.不能确定（分数：1.00）A.B.C.D. 解析：解析 状态字寄存器用来存放 PSW，PSW 包括两个部分：一是状态标志，如进位标志(C)、结果为零标志(Z)等，大多数指令的执行将会影响到这些标志位；二是控制标志，如中断标志、陷阱标志等。 SF符号标志位，当运算结果最高有效位是 1，SF=1；否则，SF=0。当此数是有符号数时，该数是个负数；当此数为无符号数时，SF 的值没有参考价值。4.已知一台时钟频率为 2GHz 的计算机的 CPI 为 1.2。某程序 P 在该计算机上的指令条数为 4109。若在该计算机上，程序 P 从开
26、始启动到执行结束所经历的时间是 4s，则运行 P 所用 CPU 时间占整个 CPU 时间的百分比大约是_。 A.40% B.60% C.80% D.100%（分数：1.00）A.B. C.D.解析：解析 程序的执行时间 1.24109/2GHz=2.4s，所占百分比为(2.4/4)100%=60%。5.所谓 n 位的 CPU，这里的 n 是指_。 A.地址总线线数 B.数据总线线数 C.控制总线线数 D.I/O 线数（分数：1.00）A.B. C.D.解析：解析 数据总线的位数与处理器的位数相同，也就表示 CPU 一次所能处理数据的位数，即 CPU 的位数。6.在具有中断系统的 CPU 中有中
27、断标志寄存器，它用来_。 A.向 CPU 发出中断请求 B.提示 CPU 是否进入中断周期 C.开放或关闭中断系统 D.以上都不对（分数：1.00）A. B.C.D.解析：解析 中断标志寄存器用来标志是否有中断申请，故选 A。7.CPU 中的控制器的全部功能是_。 A.产生时序信号 B.从主存中取出指令并完成指令操作码译码 C.从主存中取出指令、分析指令并产生有关的操作控制信号 D.以上都不对（分数：1.00）A.B.C. D.解析：解析 控制器的全部功能包括取出指令、分析指令和执行指令，答题时应考虑全面。8.下列关于计算机系统中的概念中，正确的是_。 A.CPU 中包括地址译码器 B.CPU
28、 中程序计数器中存放的是操作数地址 C.CPU 中决定指令执行顺序的是程序计数器 D.在 CPU 中状态寄存器对用户是完全透明的（分数：1.00）A.B.C. D.解析：解析 地址译码器是主存等存储器的组成部分，其作用是根据输入的地址码唯一选定一个存储单元，它不是 CPU 的组成部分，地址译码器位于存储器，故 A 错误。 程序计数器中存放的是欲执行指令的地址，故 B 错误。 程序计数器决定程序的执行顺序，故 C 正确。 程序状态字寄存器对用户不透明，故 D错误。9.三级时序系统提供的三级时序信号是_。 A.指令周期、机器周期、节拍 B.指令周期、机器周期、时钟周期 C.机器周期、节拍、工作脉冲
29、 D.指令周期、微指令周期、时钟周期（分数：1.00）A.B.C. D.解析：解析 三级时序系统提供的三级时序信号包括机器周期、节拍和工作脉冲。(1)机器周期在一个控制阶段内均持续起作用的信号。通常用周期状态寄存器来标志和指明某周期控制。指令周期可分为取指周期、分析周期和执行周期。(2)节拍把一个机器周期分成若干个相等的时间段，每个时间段对应一个电位信号，称节拍电位。一般都以能保证 ALU 进行一次运算操作作为一拍电位的时间宽度。(3)工作脉冲及时改变标志状态。工作脉冲的宽度一般为节拍电位宽度的 1/N，只要能保证所有触发器都能可靠地、稳定地翻转即可。一台计算机机内的控制信号一般均由若干个机器
30、周期状态、若干个节拍电位及若干个时标脉冲这样的三级控制时序信号定时完成。10.CPU 响应中断的条件是_。 A.屏蔽标志为 1 B.屏蔽标志为 0 C.开中断标志为 1 D.开中断标志为 0（分数：1.00）A.B.C. D.解析：解析 在中断系统中有一个允许中断触发器(开中断标志)，它可被开中断指令置“1”，也可被关中断指令置“0”。当允许中断触发器为“1”时，意味着 CPU 允许响应中断源的请求；当其为“0”时，意味着 CPU 禁止响应中断。 每个中断请求触发器有一个屏蔽触发器(屏蔽标志)，屏蔽触发器为“1”时，CPU 接收不到该中断源的中断请求，即它被屏蔽，但 CPU 仍可以响应其他中断
31、请求。这里要注意二者的区别。所以 A、B 都是错误的。11.一般情况下，采用下列哪种编码方式时，微指令的控制字段位数最多_。 A.直接编码方式 B.字段直接编码方式 C.字段间接编码方式 D.以上都不对（分数：1.00）A. B.C.D.解析：解析 采用直接编码方式时，每个微操作命令都对应控制字段中的 1 位控制位，此时控制字段位数最多。12.设指令由取指、分析、执行 3 个子部件完成，并且每个子部件的时间均为 t，若采用常规标量单流水线处理器，连续执行 8 条指令，则该流水线的加速比为_。 A.3 B.2 C.3.4 D.2.4（分数：1.00）A.B.C.D. 解析：解析 当采用流水线时，
32、第一条指令完成的时间是 3t，以后每 t 都有一条指令完成，故总共需要的时间为 3t+(8-1)t=10t； 当不采用流水线时，完成 12 条指令总共需要的时间为 83t=24t，所以加速比=24t/10t=2.4。13.超长指令字技术是通过_来提高指令的并行性的。 A.缩短原来流水线的处理器周期 B.在每个时钟周期内并发多条指令 C.把多条能并行执行的指令组合成一条具有多个操作码字段的指令 D.把指令分配到多核 CPU 的不同内核上执行（分数：1.00）A.B.C. D.解析：解析 超长指令字技术有点类似于超级标量，是一条指令来实现多个操作的并行执行，之所以放到一条指令是为了减少内存访问。通
33、常一条指令多达上百位，有若干操作数，每条指令可以做不同的几种运算。知识点回顾：将一条指令分成若干个周期处理以达到多条指令重叠处理，从而提高 CPU 部件利用率的技术叫做标量流水技术。超级标量是指 CPU 内一般能有多条流水线，这些流水线能够并行处理。14.下面有关 CPU 的寄存器的描述中，正确的是_。 A.CPU 中的所有寄存器都可以被用户程序使用 B.一个寄存器不可能既作数据寄存器，又作地址寄存器 C.程序计数器用来存放指令 D.以上都不对（分数：1.00）A.B.C.D. 解析：解析 IR、MAR、MDR 是 CPU 的内部工作寄存器，在程序执行的过程中是自动赋值的，程序员无法对其操作，
34、或者称为用户不可见，故 A 错误。 通用寄存器既可以用作数据寄存器，又可以用作地址寄存器，故 B 错误。 程序计数器用来存放下一条指令在主存中的地址，故 C 错误。 所以选 D。15.硬连接控制器是一种_型控制器。 A.组合逻辑 B.时序逻辑 C.存储逻辑 D.同步逻辑（分数：1.00）A. B.C.D.解析：解析 根据产生微操作控制信号的方式不同，控制器可分为组合逻辑型、存储逻辑型、组合逻辑与存储逻辑结合型 3 种，它们的根本区别在于 CU 的实现方式不同，而控制器中的其他部分基本上是大同小异的。 组合逻辑型：采用组合逻辑技术来实现，也称为硬连接控制器，其控制单元是由门电路组成的复杂树形网络
35、。这种方法是分立元件时代的产物，即以使用最少器件数和取得最高操作速度为设计目标。速度快是其最大优点。 其缺点是控制单元的结构不完整，使得设计、调试、维修都较困难，难以实现设计自动化。 存储逻辑型：这种控制器称为微程序控制器，采用存储逻辑来实现，也就是把微操作信号代码化，使每条机器指令转化称为一段微程序并存入一个专门的存储器(控制存储器)中，微操作控制信号由微指令产生。 其优点是设计规整，调试、维修、更改以及扩充指令方便。 其缺点是增加了一级控制存储器，指令的执行速度比组合逻辑控制慢。 组合逻辑和存储逻辑结合型：是组合逻辑技术和存储逻辑技术结合的产物，克服了两者的缺点，是一种较有前途的方法。16
36、.下面有关指令周期的叙述中，错误的是_。 A.指令周期的第一个机器周期一定是取指周期 B.所有指令的执行周期一样长 C.在有间接寻址方式的指令周期中，至少访问两次内存 D.在一条指令执行结束、取下条指令之前查询是否有中断发生（分数：1.00）A.B. C.D.解析：解析 指令周期是执行一条指令所需要的时间，一般由若干个机器周期组成，是从取指令、分析指令到执行完所需的全部时间，故指令周期的第一个机器周期一定是取指周期，A 正确。 每条指令完成的操作不同，有的指令只要把一个寄存器的内容送到另一个寄存器，有的要进行简单的加/减法运算，还有的是复杂的乘/除法运算，这些操作所花的时间相差很大，所以不是所
37、有指令的执行子周期都一样长，故 B 错误。 间接寻址方式的指令地址码给出的是操作数地址的地址，因此在取得操作数过程需要访问两次内存，第一次根据地址码到内存取操作数地址，第二次根据操作数地址到内存取操作数，故 C 正确。 现代计算机系统都具有中断功能，在具有中断功能的系统中，除了指令本身要求的操作以外，每条指令执行结束、取下条指令之前，还要检测有没有中断请求，所以 D 正确。17.计算机的执行速度与_有关。 A.主频 B.主频、平均机器周期 C.主频、平均机器周期和平均指令周期 D.以上都不对（分数：1.00）A.B.C. D.解析：解析 计算机的执行速度指平均指令执行速度，而平均指令执行速度为
38、 * 机器周期可以由主频计算出来，本题可将主频改为机器周期。 从本题也可得出，不能说计算机的主频越大，速度也一定越快，因为还跟其他因素相关。18.微程序存放在_中。 A.控制存储器 B.RAM C.指令寄存器 D.内存储器（分数：1.00）A. B.C.D.解析：解析 微程序存放在控制存储器中。19.微程序控制存储器属于_的一部分。 A.主存 B.外存 C.CPU D.以上都不是（分数：1.00）A.B.C. D.解析：解析 微程序控制存储器用来存放微程序，是微程序控制器的核心部件，属于 CPU 的一部分，而不属于主存。20.在微程序控制的计算机中，若要修改指令系统，只要_。 A.改变时序控制
39、方式 B.改变微指令格式 C.增加微命令个数 D.改变控制存储器的内容（分数：1.00）A.B.C.D. 解析：解析 在微程序控制的计算机中，指令系统的每一条指令都被编写成一个微程序，而微程序就是存储在控制存储器。所以要修改指令的内容，就需要改变控制存储器中微程序的内容。21.在采用增量方式的微指令中，下一条微指令的地址_。 A.在微指令计数器(PC)中 B.在程序计数器(PC)中 C.根据条件码产生 D.在当前的微指令中（分数：1.00）A. B.C.D.解析：解析 增量方式又称为计数器方式，也就是用微程序计数器(PC)来产生下一条微指令的地址。22.在采用断定方式的微指令中，下一条微指令的
40、地址_。 A.在微指令计数器(PC)中 B.在程序计数器(PC)中 C.根据当前的微指令的后继地址和转移控制字段条件码产生 D.在当前的微指令中（分数：1.00）A.B.C. D.解析：解析 在断定方式的微指令中，微指令格式中设置一个后继地址字段，用于指明下一条要执行的微指令的地址。同时通过转移控制字段进行条件测试，并根据测试结果对后继地址修改，形成转移微地址。23.微地址是指微指令_。 A.在主存的存储位置 B.在堆栈的存储位置 C.在磁盘的存储位置 D.在控制存储器的存储位置（分数：1.00）A.B.C.D. 解析：解析 一条机器指令的功能通常用许多条微指令组成的序列来实现，这个微指令序列
41、称为微程序，微程序存放在控制存储器中，微指令在控制存储器中的存储位置称为微指令。24.下面有关程序计数器(PC)的叙述中，错误的是_。 A.每条指令执行后，PC 的值都会被改变 B.PC 的值由 CPU 在执行指令过程中进行修改 C.条件转移指令时，PC 的值总是修改为转移目标指令的地址 D.PC 的位数一般和存储器地址寄存器(MAR)的位数一样（分数：1.00）A.B.C. D.解析：解析 当执行指令(包括转移指令)时，CPU 将自动修改。PC 的内容，即每执行一条指令 PC 增加一个量，这个量等于指令所含的字节数，以便使其保持的总是将要执行的下一条指令的地址，故 A 正确。 在程序开始执行
42、前，必须将它的起始地址，即程序的第一条指令所在的内存单元地址送入 PC。当执行指令时，CPU 将自动修改 PC 内容，使其保存的总是将要执行的下一条指令的地址，故 B 正确。 当执行到转移指令时，对于无条件转移或调用、返回等指令，则 PC 的值直接修改为目标指令地址；对于条件转移(分支)指令，则必须根据前面指令或当前指令执行的结果标志，确定是把转移目标地址还是把下一条指令地址送到 PC。所以转移指令时，PC 的值并不总是直接修改为转移目标指令的地址，故 C 错误。 程序计数器的位数取决于 CPU 能够访问的程序存储空间的大小，一般情况下为主存储器，所以程序计数器的位数与主存储器地址的位数相等，
43、而主存储器地址取决于主存储器的容量。也就是说，程序计数器(PC)的位数跟存储器地址寄存器(MAR)的位数相等，所以 D 正确。25.累加器中_。 A.没有加法器功能，也没有寄存器功能 B.没有加法器功能，有寄存器功能 C.有加法器功能，没有寄存器功能 D.有加法器功能，也有寄存器功能。（分数：1.00）A.B. C.D.解析：解析 在中央处理器 CPU 中，累加器是一种暂存器，用来存储计算所产生的中间结果。如果没有累加器这样的寄存器，那么在每次计算(加法，乘法，移位等)后就必须要把结果写回到内存中，然后也需再读回来。而从内存读的速度远不如 ALU 从累加器读取数据的速度，故本题选 B。26.机器主频的倒数(一个节拍)等于_。 A.CPU 时钟周期 B.主板时钟周期 C.指令周期 D.存储周期（分数：1.00）A. B.C.D.解析：解析 CPU
