1、计算机学科专业基础综合组成原理-存储器层次结构(二)及答案解析(总分：100.00，做题时间：90 分钟)一、B单项选择题/B(总题数：63，分数：100.00)1.主存储器主要性能指标有_。存储周期 存储容量 存取时间 存储器带宽 A.、 B.、 C.、 D.全部都是（分数：2.00）A.B.C.D.2.下面存储器中，已经被淘汰的是_。 A.半导体存储器 B.磁表面存储器 C.磁芯存储器 D.光盘存储器（分数：2.00）A.B.C.D.3.主存储器速度的表示中，存取时间(Ta)和存取周期(Tc)的关系表述正确的是_。 A.TaTc B.TaTc C.Ta=Tc D.二者没有大小关系（分数：2
2、.00）A.B.C.D.4.某 32 位微型机地址码为 32 位，若使用 32K8 位的 RAM 芯片进行字扩展成存储器，则该机所允许的最大主存容量是_。 A.32KB B.16MB C.512MB D.4GB（分数：2.00）A.B.C.D.5.假设相联存储器有 M 个单元，那么相联存储器查找 1 次，平均需要_次操作。 A.M B.M/2 C.1 D.不确定（分数：2.00）A.B.C.D.6.Cache 的地址映射中_比较多的采用“按内容寻址”的相联存储器来实现。 A.直接映射 B.全相联映射 C.组相联映射 D.段相联映射（分数：2.00）A.B.C.D.7.下列说法中，错误的是_。
3、A.随机存储器可随时存取信息，断电后信息丢失 B.在访问随机存储器时，访问时间与单元的物理位置无关 C.主存储器中的信息均是不可改变的 D.以上说法都错（分数：2.00）A.B.C.D.8.下列关于存储系统的说法中，正确的是_。 A.Cahce主存层次和主存辅存层次都利用了程序的局部性原理 B.Cache主存层次利用了程序的局部性原理，而主存辅存层次没有 C.主存辅存层次利用了程序的局部性原理，而 Cache主存层次没有 D.以上都不对（分数：2.00）A.B.C.D.9.一主机的 Cache 容量是 256 块，采用全相联映射方式，主存中的第 i 块将会映射到 Cache 的第_块。 A.2
4、56 B.i(mod 256) C.i D.任何一块（分数：2.00）A.B.C.D.10.下列关于 ROM 和 RAM 的说法中，错误的是_。CD-ROM 是 ROM 的一种，因此只能写入一次Flash 快闪存储器属于随机存取存储器，具有随机存取的功能RAM 的读出方式是破坏性读出，因此读后需要再生SRAM 读后不需要刷新，而 DRAM 读后需要刷新 A.、 B.、 C.、 D.、（分数：2.00）A.B.C.D.11.多体交叉存储器主要解决的问题是_。 A.扩充主存储器的容量 B.提高主存储器的数据传输率 C.减少主存储器芯片数量 D.简化线路结构（分数：2.00）A.B.C.D.12.已
5、知单个存储体的存取周期为 T，CPU 连续从四体高位交叉存储器中取出 N 个字需要时间为_。 A.4T B.(N-1)T C.NT D.N/4T（分数：2.00）A.B.C.D.13.下列说法中，正确的是_。 A.外设的访存请求优先级一般高于 CPU 的访存请求优先级 B.外设的访存请求优先级一般低于 CPU 的访存请求优先级 C.外设的访存请求优先级与 CPU 的访存请求优先级相同 D.无法判定外设的访存请求优先级与 CPU 的访存请求优先级高低（分数：2.00）A.B.C.D.14.一般存储系统由三级组成，下列关于各级存储器的作用及速度、容量的叙述中正确的是_。 A.主存存放正在 CPU
6、中运行的程序，速度较快，容量较大 B.Cache 存放当前所有访问频繁的数据，特点是速度最快，容量较小 C.外存存放需联机保存但暂不执行的程序和数据，容量很大且速度很慢 D.外存存放需联机保存但暂不执行的程序和数据，容量很大且速度很快（分数：2.00）A.B.C.D.15.以下类型的存储器中速度最快的是_。 A.DRAM B.ROM C.EPROM D.SRAM（分数：2.00）A.B.C.D.16.假设某计算机的存储系统由 Cache 和主存组成，某程序执行过程中访存 1000 次，其中访问 Cache 缺失(未命中)50 次，则 Cache 的命中率是_。 A.5% B.9.5% C.50
7、% D.95%（分数：2.00）A.B.C.D.17.某 1K8 位(1K8 矩阵)的半导体存储芯片内部译码驱动方式采用“线选法”，需要_根选择线才能选择存储芯片内的任一存储单元。 A.10 B.32 C.64 D.1024（分数：2.00）A.B.C.D.18.下列关于存储器的说法中，正确的有_。多体交叉存储器是按低地址作为区分存储器的标记的存储系统中主要通过并行主存储器和设置 Cache 来提高速度LRU 替换算法的平均命中率要高于 FIFO 替换算法的平均命中率页式管理的虚拟存储器，按地址访问的页表称为“快表” A.、 B.、 C. D.、（分数：2.00）A.B.C.D.19.下列存储
8、器中可电改写的只读存储器是_。 A.E2PROM B.EPROM C.ROM D.RAM（分数：2.00）A.B.C.D.20.下列关于 PROM 与掩模 ROM 的说法中，错误的是_。 A.掩模 ROM 制成后不可改写 B.PROM 制成后可编写一次，编程之后不可再改写 C.PROM 制成后可多次改写 D.以上说法都不对（分数：2.00）A.B.C.D.21.下列说法中，错误的是_。 A.EEPROM 可电擦，即只需要在特定引脚上加上规定的电压即可擦除 B.EEPROM 改写时，首先要擦除所有信息，然后重新写入 C.EEPROM 的写入周期需要几毫秒，远远大于 SRAM、DRAM 的写入周期
9、 D.以上说法都不对（分数：2.00）A.B.C.D.22.ROM 和 RAM 的主要区别是_。 A.断电后，ROM 内的信息会丢失，RAM 则可长期保存信息不丢失 B.断电后，RAM 内的信息会丢失，ROM 则可长期保存信息不丢失 C.ROM 是辅助存储器，RAM 是主存储器 D.ROM 是主存储器，RAM 是辅助存储器（分数：2.00）A.B.C.D.23.下列关于主存的描述中，正确的是_。 A.CPU 访存时间由主存容量决定 B.ROM 和 RAM 在主存中是单独编址的 C.ROM 中任一单元可随机访问 D.DRAM 中是破坏性读出，因此需要读后重写（分数：2.00）A.B.C.D.24
10、.下列关于虚存的说法中，错误的是_。 A.虚存的目的是为了给每个用户提供独立的、比较大的编程空间 B.虚存中每次访问一个虚地址，至少都要两次访存 C.虚存系统中，有时每个用户的编程空间小于实存分配给用户的内存空间 D.以上说法都不对（分数：2.00）A.B.C.D.25.下列因素中，与 Cache 的命中率无关的是_。 A.Cache 块的大小 B.Cache 的容量 C.主存的存取时间 D.Cache 的块数（分数：2.00）A.B.C.D.26.下列说法中，正确的是_。 A.Cache 与主存统一编址，Cache 的地址空间是主存地址空间的一部分 B.主存储器只由易失性的随机读/写存储器构
11、成 C.单体多字存储器主要解决访存速度的问题 D.以上都不正确（分数：2.00）A.B.C.D.27.在程序的执行过程中，Cache 与主存的地址映射是由_。 A.操作系统来管理的 B.程序员调度的 C.由硬件自动完成的 D.由存储管理硬件和存储管理软件共同完成的（分数：2.00）A.B.C.D.28.静态 RAM 的特点是_。 A.工作时存储内容不变 B.断电后存储内容不变 C.不需电源提供电流 D.不需刷新（分数：2.00）A.B.C.D.29.某 SRAM 芯片，其存储容量为 5128 位，该芯片的地址和数据引脚的数目分别为_。 A.512、8 B.512、3 C.9、8 D.9、3（分
12、数：2.00）A.B.C.D.30.虚拟存储管理系统的基础是程序访问的局部性原理，此理论的基本含义是_。 A.在程序的执行过程中，程序对主存的访问是不均匀的 B.空间局部性 C.时间局部性 D.代码的顺序执行（分数：2.00）A.B.C.D.31.下面是有关 DRAM 和 SRAM 存储器芯片的叙述，通常情况下错误的是_。DRAM 芯片的集成度比 SRAM 高DRAM 芯片的成本比 SRAM 高DRAM 芯片的速度比 SRAM 高DRAM 芯片工作时需要刷新，SRAM 芯片工作时不需要刷新 A.、 B.、 C.、 D.、（分数：2.00）A.B.C.D.32.下面有关半导体存储器组织的叙述中，
13、错误的是_。 A.存储器的核心部分是存储体，由若干存储单元构成 B.存储单元由若干存放 0 或 1 的存储元件构成 C.一个存储单元有一个编号，就是存储单元的地址 D.同一个存储器中，每个存储单元的宽度可以不同（分数：2.00）A.B.C.D.33.下列存储器中，_是易失性存储器。 A.Cache B.EPROM C.Flash Memory D.CD-ROM（分数：2.00）A.B.C.D.34.CD-ROM(光盘只读存储器)，一种能够存储大量数据的外部存储媒体，一张压缩光盘的直径大约是4.5in(1in=2.54cm)，1/8(1in=2.54cm)厚，能容纳约 660 兆字节的数据。CD
14、-ROM 的光道是_。 A.位记录密度不同的同心圆 B.位记录密度相同的同心圆 C.位记录密度不同的螺旋线 D.位记录密度相同的螺旋线（分数：2.00）A.B.C.D.35.假定主存地址空间大小为 256MB，按字节编址，每次读写操作最多一次存取 4B。不考虑其他因素，则存储器地址寄存器 MAR 和存储器数据寄存器 MDR 的位数至少应分别为_。 A.30、4 B.30、32 C.28、4 D.28、32（分数：2.00）A.B.C.D.36.下列有关系统主存储器的叙述中，错误的是_。RAM 是可读可写存储器，ROM 是只读存储器ROM 和 RAM 都采用随机访问方式进行读写系统的主存由 RA
15、M 和 ROM 组成系统的主存都是用 DRAM 实现的 A.、 B.、 C.、 D.（分数：2.00）A.B.C.D.37.假定用若干 16K8 位的存储器芯片组成一个 64K8 位的存储器，芯片各单元交叉编址，则地址 BFFF所在芯片的最小地址为_。 A.0000H B.0001H C.0002H D.0003H（分数：2.00）A.B.C.D.38.用存储容量为 16K1 位的存储器芯片组成一个 64K8 位的存储器，则在字方向和位方向上分别扩展了_倍。 A.4、2 B.4、8 C.2、4 D.8、4（分数：1.00）A.B.C.D.39.存储容量为 16K8 位的 DRAM 芯片，其地址
16、引脚和数据引脚数各是_。 A.16、1 B.16、8 C.14、8 D.14、1（分数：1.00）A.B.C.D.40.多模块存储器能够被快速访问的原因是_。 A.采用高速元器件 B.各模块有独立的读写电路 C.采用了信息预读技术 D.模块内各单元地址不连续（分数：1.00）A.B.C.D.41.在存储器分层体系结构中，下列说法正确的是_。存储器速度从最快到最慢的顺序为：寄存器主存Cache辅存存储器速度从最快到最慢的顺序为：寄存器Cache主存辅存存储器速度越快的容量越小局部性好的程序倾向于从存储器层次结构中较高层次处访问数据项 A.、 B.、 C.、 D.、（分数：1.00）A.B.C.D
17、.42.在主存和 CPU 之间增加 Cache 的目的是_。 A.增加系统的存储量 B.提高内存可靠性 C.加快信息访问速度 D.增加内存容量，同时加快访问速度（分数：1.00）A.B.C.D.43.下列情况中，能很好地发挥 Cache 的作用是_。 A.程序中不含有过多的 I/O 操作 B.程序的大小不超过实际的内存容量 C.程序具有较好的访问局部性 D.程序的指令间相关度不高（分数：1.00）A.B.C.D.44.假设主存按字节编址，Cache 共有 64 行，采用直接映射方式，主存块大小为 32 字节，所有编号都从0 开始。现已知主存第 3000 号单元现在 Cache 中，那么其所在
18、Cache 的行号为_。 A.13 B.26 C.29 D.58（分数：1.00）A.B.C.D.45.假定采用单体存储器组织方式，CPU 通过存储器总线读取数据的过程为：发送地址和读命令需 1 个时钟周期，存储器准备一个数据需要 8 个时钟周期，总线上每传送 1 个数据需 1 个时钟周期。若主存和Cache 之间交换的主存块大小为 64B，存取宽度和总线宽度都为 8B，则 Cache 的一次缺失的时间开销至少为_个时钟周期。 A.64 B.72 C.80 D.160（分数：1.00）A.B.C.D.46.下列命中组合情况中，一次访存过程中不可能发生的是_。 A.TLB 命中、Cache 命中
19、、Page(页表)命中 B.TLB 未命中、Cache 命中、Page(页表)命中 C.TLB 未命中、Cache 未命中、Page(页表)命中 D.TLB 未命中、Cache 命中、Page(页表)未命中（分数：1.00）A.B.C.D.47.某计算机主存地址 16 位，每个存储单元有 8 位，即按字节编址。如果用 1K4 位的 RAM 芯片构成该计算机的最大主存空间，片选逻辑的输入需要_位地址。 A.4 B.6 C.8 D.16（分数：1.00）A.B.C.D.48.在 1K8 位的存储器芯片中，采用双译码方式，译码器的输出信号总数有_条。 A.1024 B.64 C.32 D.10（分数
20、：1.00）A.B.C.D.49.一个 16K1 位(内部采用 128128 存储器阵列)的 DRAM 芯片，若采用集中式刷新方式，且刷新周期为2ms，那么对 DRAM 芯片所有存储单元刷新一遍需要_个存储周期。 A.128 B.256 C.1024 D.16384（分数：1.00）A.B.C.D.50.在高位交叉编址的多体存储器中，主存地址的_用于选择存储器。 A.低位 B.中位 C.高位 D.不一定（分数：1.00）A.B.C.D.51.平时开机首先启动的 BIOS 程序存储在_。 A.SRAM B.内存条中 C.ROM D.硬盘中（分数：1.00）A.B.C.D.52.某点阵式打印机采用
21、 79 点阵打印字符，每行可打印 132 个字符，共有 96 种可打印字符，用奇偶校验位的 ASII 码表示，那么字符发生器 ROM 的容量至少为_。 A.96bit B.6048bit C.8316bit D.798336bit（分数：1.00）A.B.C.D.53.CPU 对主存进行读和写操作时，都要给出的信息有_。存储器地址读/写控制信号需要写入的数据信息 A. B.、 C.、 D.、（分数：1.00）A.B.C.D.54.设有一个 1MB 容量的存储器，字长为 32 位，按字节编址，那么地址寄存器和数据寄存器分别为_位。 A.18、8 B.18、32 C.20、8 D.20、32（分数
22、：1.00）A.B.C.D.55.需要一个 16M8 位的存储器，现有存储芯片为 1M8 位，那么主存储器的地址中用于选择存储芯片的位数为_。 A.4 B.16 C.20 D.24（分数：1.00）A.B.C.D.56.CPU 和主存的连接如下图所示，左起第二块 SRAM 的地址空间为_。（分数：1.00）A.B.C.D.57.微程序设计技术中，存放微程序的控制存储器可采用_。 A.RAM B.内存条 C.Cache D.ROM（分数：1.00）A.B.C.D.58.某主存储器容量为 256K8 位，由 32K8 位芯片组成，设其中一芯片在片选地址为 110 时获得片选信号。该芯片占用的地址空
23、间为_。 A.300003FFFF B.800008FFFF C.3000037FFF D.800008FFFF（分数：1.00）A.B.C.D.59.Cache 和主存之间的映射方式中，采用全相联映射方式要比采用直接映射方式好，其最大的优点是_。 A.映像方式简单 B.地址转换速度快 C.冲突概率低 D.所需硬件简单（分数：1.00）A.B.C.D.60.某计算机的 Cache 和主存的映射方式采用组相联映射方式，且采取分页管理存储方式，页面大小为128B，Cache 容量为 64 页，按 4 页分组，主容量为 4096 页，那么主存地址的位数为_。按字节寻址 A.12 B.18 C.19
24、D.20（分数：1.00）A.B.C.D.61.有一个主存Cache 层次的存储器，主存容量为 1MB，Cache 容量为 64KB，每块 8KB，采用直接映射方式，若主存地址为 25301H，那么它映射到 Cache 的块号为_。块号从 0 开始，按字节编址 A.1 B.2 C.3 D.4（分数：1.00）A.B.C.D.62.下列关于 Cache 的叙述中，错误的有_。Cache 与主存是统一编址的，即主存空间的某一部分属于 Cache实现主存和 Cache 之间的地址映射的机构必须完全由硬件实现在三级存储体系结构中，主存与 Cache 直接的信息调度过程，对操作系统是透明的。在三级存储体
25、系结构中，只有 Cache 能与 CPU 交换数据 A.、 B.、 C.、 D.、（分数：1.00）A.B.C.D.63.有一个主存Cache 层次的存储器，Cache 的存储周期为 15ns，主存的存储周期为 150ns。已知在一段时间内，CPU 访问 Cache5000 次，访问主存 100 次，那么 Cache 与主存的系统效率为_。 A.75% B.83.3% C.98% D.100%（分数：1.00）A.B.C.D.计算机学科专业基础综合组成原理-存储器层次结构(二)答案解析(总分：100.00，做题时间：90 分钟)一、B单项选择题/B(总题数：63，分数：100.00)1.主存储
26、器主要性能指标有_。存储周期 存储容量 存取时间 存储器带宽 A.、 B.、 C.、 D.全部都是（分数：2.00）A.B.C.D. 解析：解析 主存储器的主要性能指标包括存储容量、存取时间、存储周期和存储器带宽。 存储容量是指某计算机实际配置的容量，通常来说，它小于最大可配置容量(主存地址空间大小)。 存取时间是指执行一次读操作或写操作的时间，分读出时间和写入时间两种。 存储周期是指存储器进行连续两次独立的读或写操作所需要的最小时间间隔，它通常大于存取时间。 存储器带宽是指单位时间内从存储器读出或写入存储器的最大信息量。2.下面存储器中，已经被淘汰的是_。 A.半导体存储器 B.磁表面存储器
27、 C.磁芯存储器 D.光盘存储器（分数：2.00）A.B.C. D.解析：解析 早期的计算机最常见的存储器是用各种磁芯制成的。这种磁芯存储器已被微型集成电路块上的半导体存储器所取代。3.主存储器速度的表示中，存取时间(Ta)和存取周期(Tc)的关系表述正确的是_。 A.TaTc B.TaTc C.Ta=Tc D.二者没有大小关系（分数：2.00）A.B. C.D.解析：解析 存取时间是指执行一次读操作或写操作的时间，分读出时间和写入时间两种。 存储周期是指存储器进行连续两次独立的读或写操作所需要的最小时间间隔，它通常大于存取时间，故本题选 B。4.某 32 位微型机地址码为 32 位，若使用
28、32K8 位的 RAM 芯片进行字扩展成存储器，则该机所允许的最大主存容量是_。 A.32KB B.16MB C.512MB D.4GB（分数：2.00）A.B.C.D. 解析：解析 要知道最大主存容量，只需要知道存储单元大小和存储单元个数即可。由于存储器是由 32K8 位的 RAM 芯片进行字扩展而成的，那么存储单元大小就为 8 位，即 1B。又地址码为 24 位，得出存储单元个数为 232，因此最大出存容量为 2321B=4GB。5.假设相联存储器有 M 个单元，那么相联存储器查找 1 次，平均需要_次操作。 A.M B.M/2 C.1 D.不确定（分数：2.00）A.B.C. D.解析：
29、解析 相联存储器既可按地址寻址，又可按内容(通常是某些字段)寻址。为了与传统存储器区别开来，又将其称为按内容寻址的存储器。相联存储器的每个字由若干字段组成，每个字段描述了一个对象的属性，也称为一个内容，例如，在存储学生信息的相联存储器中，可分为学号、姓名、年龄、班号、成绩等字段。相联存储器有 3 种基本操作：读、写、检索(比较)。读、写操作与传统存储器相同，检索只能按内容进行。相联存储器每次查找是将所有存储字的相关字段与检索项同时进行比较，这是由相联存储器的具体电路实现的。如果是按地址访问的存储器，查找平均需要进行 1W2(假设存储器有 M 个单元)次操作，而相联存储器仅需进行 1 次检索操作
30、。6.Cache 的地址映射中_比较多的采用“按内容寻址”的相联存储器来实现。 A.直接映射 B.全相联映射 C.组相联映射 D.段相联映射（分数：2.00）A.B. C.D.解析：解析 在全相联映射方式下，访问 Cache 时主存字块标记需要和 Cache 的全部“标记”位进行比较，采用传统方式比较会严重影响效率，故常采用“按内容寻址”的相联存储器来实现比较合适。7.下列说法中，错误的是_。 A.随机存储器可随时存取信息，断电后信息丢失 B.在访问随机存储器时，访问时间与单元的物理位置无关 C.主存储器中的信息均是不可改变的 D.以上说法都错（分数：2.00）A.B.C. D.解析：解析 随
31、机存储器中“随机”的意思就是，在随机存储器中存取信息和存储位置无关，即在哪里存数据和在哪里取数据都是一个时间。 主存储器可由 RAM 和 ROM 组成，其中 RAM 中的信息是可变的，而ROM 中的信息不可改变。8.下列关于存储系统的说法中，正确的是_。 A.Cahce主存层次和主存辅存层次都利用了程序的局部性原理 B.Cache主存层次利用了程序的局部性原理，而主存辅存层次没有 C.主存辅存层次利用了程序的局部性原理，而 Cache主存层次没有 D.以上都不对（分数：2.00）A. B.C.D.解析：解析 局部性原理：CPU 访问存储器时，无论是存取指令还是存取数据，所访问的存储单元都趋于聚
32、集在一个较小的连续区域中。Cache主存层次和主存辅存层次都利用了程序的局部性原理。9.一主机的 Cache 容量是 256 块，采用全相联映射方式，主存中的第 i 块将会映射到 Cache 的第_块。 A.256 B.i(mod 256) C.i D.任何一块（分数：2.00）A.B.C.D. 解析：解析 全相联映射允许主存中的每个字块映射到 Cache 中的任何一块的位置上。10.下列关于 ROM 和 RAM 的说法中，错误的是_。CD-ROM 是 ROM 的一种，因此只能写入一次Flash 快闪存储器属于随机存取存储器，具有随机存取的功能RAM 的读出方式是破坏性读出，因此读后需要再生S
33、RAM 读后不需要刷新，而 DRAM 读后需要刷新 A.、 B.、 C.、 D.、（分数：2.00）A.B.C.D. 解析：解析 CD-ROM 属于光盘存储器，是一种机械式的存储器，和 ROM 有本质的区别，错误。Flash 存储器是 E2PROM 的改进产品，虽然它也可以实现随机存取，但从原理上讲仍属于 ROM，而且 RAM 是易失性存储器，错误。SRAM 的读出方式并不是破坏性的，读出后不需再生，错误。SRAM 采用双稳态触发器来记忆信息，因此不需要再生(刷新)；而 DRAM 采用电容存储电荷的原理来存储信息，只能维持 12ms，因此即使电源不掉电，信息也会自动消失，因此在电荷消失之前必须
34、要再生(刷新)，正确。11.多体交叉存储器主要解决的问题是_。 A.扩充主存储器的容量 B.提高主存储器的数据传输率 C.减少主存储器芯片数量 D.简化线路结构（分数：2.00）A.B. C.D.解析：解析 由于 CPU 的速度比主存快，如果同时从主存取出 n 条指令，这必然会提高机器的运行速度，多模块交叉存储器就是基于这种思想提出来的。采用多体交叉存储器后可以实现主存储器多模块流水式并行存取，因此大大提高了主存储器的数据传输率。12.已知单个存储体的存取周期为 T，CPU 连续从四体高位交叉存储器中取出 N 个字需要时间为_。 A.4T B.(N-1)T C.NT D.N/4T（分数：2.0
35、0）A.B.C. D.解析：解析 高位交叉编址的多体存储器(其实这里说交叉不是很准确，说顺序存储更好理解)，当存储器只与 CPU 交换信息时，其带宽与单体存储器相等。只有当合理调度，使得 CPU 与外部设备同时访问存储器的不同体时，才能发挥其优势，如在某一时刻 CPU 在和第 0 个体交换数据，而此时第 1 个体正在和 I/O交换数据，从而实现个体的并行工作。若采用低位交叉编址的存储器，连续读取 n 个字所需要的时间 t1为t1=T+(n-1)若采用高位交叉编址的存储器，连续读取 n 个字所需要的时间 t2为t2=nTT 为存取周期， 为总线传送周期。13.下列说法中，正确的是_。 A.外设的
36、访存请求优先级一般高于 CPU 的访存请求优先级 B.外设的访存请求优先级一般低于 CPU 的访存请求优先级 C.外设的访存请求优先级与 CPU 的访存请求优先级相同 D.无法判定外设的访存请求优先级与 CPU 的访存请求优先级高低（分数：2.00）A. B.C.D.解析：解析 一般来讲，易发生数据丢失的数据源，其访存请求优先级较高，故一般外设的访存请求优先级高于 CPU。14.一般存储系统由三级组成，下列关于各级存储器的作用及速度、容量的叙述中正确的是_。 A.主存存放正在 CPU 中运行的程序，速度较快，容量较大 B.Cache 存放当前所有访问频繁的数据，特点是速度最快，容量较小 C.外
37、存存放需联机保存但暂不执行的程序和数据，容量很大且速度很慢 D.外存存放需联机保存但暂不执行的程序和数据，容量很大且速度很快（分数：2.00）A.B.C. D.解析：解析 主存速度快，但容量较小；Cache 存放当前部分访问频繁的数据，这些数据是主存数据的复制品，不一定能存放当前所有访问频繁的数据；外存(辅存)容量大，成本低，速度慢。15.以下类型的存储器中速度最快的是_。 A.DRAM B.ROM C.EPROM D.SRAM（分数：2.00）A.B.C.D. 解析：解析 SRAM(静态随机存取存储器)不需要刷新，所以速度最快。16.假设某计算机的存储系统由 Cache 和主存组成，某程序执
38、行过程中访存 1000 次，其中访问 Cache 缺失(未命中)50 次，则 Cache 的命中率是_。 A.5% B.9.5% C.50% D.95%（分数：2.00）A.B.C.D. 解析：解析 命中率=访存命中次数/总访存次数=(1000-50)/1000=95%。17.某 1K8 位(1K8 矩阵)的半导体存储芯片内部译码驱动方式采用“线选法”，需要_根选择线才能选择存储芯片内的任一存储单元。 A.10 B.32 C.64 D.1024（分数：2.00）A.B.C.D. 解析：解析 这里要注意，问的是选择线不是地址线。线选法，即用一根字选择线来选中一个存储单元的所有存储元，题中 1K8
39、 位的存储芯片共有 1K 个存储单元，故需 1K=1024 根选择线才能够选择该存储芯片内的任一存储单元。如果题目问的是地址线的话，无论“线选法”还是“重合法”答案都是一样的，即通过*可以算出地址线所需要的根数。18.下列关于存储器的说法中，正确的有_。多体交叉存储器是按低地址作为区分存储器的标记的存储系统中主要通过并行主存储器和设置 Cache 来提高速度LRU 替换算法的平均命中率要高于 FIFO 替换算法的平均命中率页式管理的虚拟存储器，按地址访问的页表称为“快表” A.、 B.、 C. D.、（分数：2.00）A.B.C.D. 解析：解析 错误。多体交叉存储器一旦给出存储器地址，存储器
40、模块会按每个周期回送一个字。若对不同的存储器模块给定不同的地址，则可以同时对多个字进行存取，或以流水线方式对它们进行存取，这样的存储器叫做多体交叉存储器。 多体交叉存储器又分为低位交叉存取和高位交叉存取两种形式。 低位交叉存取：将邻接的存储器单元沿横向放在 m 个模块中。这意味着存储器地址的低位用来指明存储器模块，高位则是每个模块内的字地址。 高位交叉存取：用高位作为模块地址，用低位作为每个模块内的字地址。 所以多体交叉存储器不都是按低地址作为区别存储器的标记的，故错误。 正确。这正是存储系统提高速度常用的两种方法。 正确。LRU 替换算法的平均命中率一般是要高于 FIFO 替换算法的平均命中
41、率。因为 LRU 算法反映了程序的局部性特点。 错误。快表的定义是这样的：由于程序局部性的特点，对页表内部各行的使用不是随机的，而是簇聚在一起的。就是说，在一段时间内只使用了表中的很少的几行。这样可以使用一个比全部的页表的内容少很多的目录表，也就是快表，来提高查找的速度。快表也称为 TLB，它是内存中页表的一小部分，用相联存储器实现。它是按内容访问的，而按地址访问的页表是慢表。 综上所述，只有和是正确的。19.下列存储器中可电改写的只读存储器是_。 A.E2PROM B.EPROM C.ROM D.RAM（分数：2.00）A. B.C.D.解析：解析 E 2PROM 可用电的方法写入和清除其内
42、容，其编程电压和清除电压均与微机 CPU 的 5V 工作电压相同，不需要另加电压。20.下列关于 PROM 与掩模 ROM 的说法中，错误的是_。 A.掩模 ROM 制成后不可改写 B.PROM 制成后可编写一次，编程之后不可再改写 C.PROM 制成后可多次改写 D.以上说法都不对（分数：2.00）A.B.C. D.解析：解析 PROM(Programmable Read-Only Memory)可编程只读存储器，也叫 One-Time Programmable(OTP)ROM(一次可编程只读存储器)，是一种可以用程序操作的只读内存。其最主要特征是只允许数据写入一次，如果数据烧入错误只能报废
43、。 注：可擦除的 ROM 的名字中都带 E，如 EPROM、EEPROM等，还有一个是 Flash Memory。21.下列说法中，错误的是_。 A.EEPROM 可电擦，即只需要在特定引脚上加上规定的电压即可擦除 B.EEPROM 改写时，首先要擦除所有信息，然后重新写入 C.EEPROM 的写入周期需要几毫秒，远远大于 SRAM、DRAM 的写入周期 D.以上说法都不对（分数：2.00）A.B. C.D.解析：解析 EEPROM 的读/写操作可按位或按字节进行，写入前不需要擦除全部内容。22.ROM 和 RAM 的主要区别是_。 A.断电后，ROM 内的信息会丢失，RAM 则可长期保存信息
44、不丢失 B.断电后，RAM 内的信息会丢失，ROM 则可长期保存信息不丢失 C.ROM 是辅助存储器，RAM 是主存储器 D.ROM 是主存储器，RAM 是辅助存储器（分数：2.00）A.B. C.D.解析：23.下列关于主存的描述中，正确的是_。 A.CPU 访存时间由主存容量决定 B.ROM 和 RAM 在主存中是单独编址的 C.ROM 中任一单元可随机访问 D.DRAM 中是破坏性读出，因此需要读后重写（分数：2.00）A.B.C. D.解析：解析 由于主存是随机存取的，CPU 访存时间与主存容量无关。通常主存由 ROM 和 RAM 构成，它们是统一编址的。只有单管的 DRAM 是破坏性
45、读出，而多管的 DRAM 是非破坏性读出。ROM 的内容只能随机地读出而不能写入。24.下列关于虚存的说法中，错误的是_。 A.虚存的目的是为了给每个用户提供独立的、比较大的编程空间 B.虚存中每次访问一个虚地址，至少都要两次访存 C.虚存系统中，有时每个用户的编程空间小于实存分配给用户的内存空间 D.以上说法都不对（分数：2.00）A.B.C. D.解析：解析 虚存其实就是把辅助存储器作为对主存储器的扩充，向用户提供一个比实际主存大得多的地址空间，A 选项明显是正确的。 若采用页式虚拟存储器，虚存中每次访问一个虚地址，先要访问页表，再访问主存数据，需两次访存。B 选项中的“访存”如果改成“访问内存”就是错的，因为多数系统是有设置
