1、电子线路仿真实验与训练西安欧亚学院信息工程院EDA实验室课 程 简 介本课程是电子类专业的专业基础及技能训练课，主要以 EDA技术中的仿真工具 Electronic WorkBench为平台，结合 “数字电路 ” 和 “模拟电路”理论课开展计算机仿真和虚拟实验。通过该课程的学习，使学生掌握 EDA仿真技术，具有对电子系统和具体电子电路性能分析的基本技能。教 学 方 法本课程采用 讲、练 结合的方式进行教学，教师在 课堂上除讲解必要的理论外，主要进行实际操作示范和指导。学生通过大量的实际操作、技能训练和综合应用设计后，必须自行设计一个综合应用题，并完成实验调试，写出实验报告 。v数字电路仿真实验
2、v 组合电路分析与设计v MSI组合器件及应用v 时序电路分析与设计v MSI计数器及应用v MSI移位寄存器及应用v 脉冲波形的产生与变换v 综合应用实例分析与设计实 验 内 容v模拟电路仿真实验v共射极放大电路分析v负反馈放大电路分析v频率特性v集成运算放大器及其应用v波形发生与变换v低频功率放大器v综合应用 实例分析与设计数字电路仿真实验实验一 组合电路分析与设计 1.测试全加器的逻辑功能连接全加器电路，用字发生器产生全加器输入号，字发生器的设置：输出频率为 1HZ，地址编辑区 Initial设为 0000， Final设为 0007，字信号输出方式： Cylce（ 循环）或 STEP（
3、 单步）在全加器输入，输出端分别加发光二极管， 测试全加器的功能 。 2.设计一个二位加法器电路用二个一位全加器构成的两位加法器电路，输入：加数，被加数分别为 A1 A0， B1 B0， 输出：和，进位分别为 S1 S0, CO。 用字发生器产生加数和被加数 A1 A0， B1 B0,用发光二极管观察测试结果，并将结果记录在真值表中。3.测试三变量表决器的逻辑功能4.设计一位比较器。全加器功能测试与分析由输入端 ABC不同状态 ,记录输出端S,CO的状态 .用二个一位全加器构成的两位加法器电路 输入：加数，被加数分别为 A1 A0，B1 B0， 输出：和，进位分别为 S1 S0, CO用字发生
4、器产生加数和被加数 A1 A0， B1 B0,用发光二极管观察测试结果，并将结果记录在真值表中实验二 MSI组合器件及应用 1测试 2-4译码器和 3-8译码器的逻辑功能：(1) 在数字集成电路库中分别选择 74138， 74139用 Help观察其功能表，说明 74138与 74139有何区别？（ 2 连接 74138测试电路，用逻辑分析仪观察 74138的输出波形 ,并记录果。2测试 4选 1， 8选 1数椐选择器的逻辑功能：（ 1）在数字集成电路库中分别选择 74153， 74151，用 Help观察其功能表，说明 74153， 74151有何区别？（ 2）按图连接 74151测试电路，
5、当 74151的地址输入 CBA按 000111循环变化，数椐输入 D0 D7=10010010时，输出端 Y,W应如何变化？用逻辑分析仪观察 74151的输出波形，并记录结果。实验二 MSI组合器件及应用(续 )3.试用一片 74138和门电路实现下列逻辑函数：4.试分别用 74151， 74153实现三变量表决器(1)写出 F1,F2的最小项表达式 ,(2)用最少的器件构建电路 ,测试该电路的逻辑功能，观察输入、输出波形并记录结果 .(1)写出 F的最小项表达式 ,(2)用最少的器件构建电路 ,测试该电路的逻辑功能，观察输入、输出波形并记录结果 .测试 3-8译码器 74138的逻辑功能测
6、试 8选 1数据选择器的逻辑功能在 74151的数据端输入 10010010当地址变化时 Y端串行输出10010010用 3-8译码器实现逻辑函数 用 74151实现三变量表决器三变量表决器真值表ABCFF用 74153实现三变量表决器用 双四选一74153加非门扩展为八选一数选器ABCF1.测试 D触发器和 JK触发器的逻辑功能 .（ 1） 在 D触发器的 D输入端加信号 0110010111， 测试 D触发器输出端 Q的 波形，并记录结果。（ 2） 在 JK触发器的 J端加信号 01100101， K端加信号 11101000,测试 JK触发器输出端 Q的波形，并记录结果 。2分析设计下列
7、时序电路（ 1）用逻辑分析仪分别测出图 1、图 2 时序电路的输出波形 ,画出状态图并指 出该电路的逻辑功能。（ 2） 如果要求图 1四个发光二极管从左至右每次只亮一个，电路应如何修改？（ 3）试用 JK触发器设计一个模 4加 /减计数器。实验三 时序电路分析与设计测试 D触发器的逻辑功能 测试 JK触发器的逻辑功能 图 10000 1000 1100 11100001 0011 0111 1111Q3Q2Q1Q0时序电路分析该电路是一个扭环型计数器时序电路分析图 2000 001 010 011111 110 101 100Q2Q1Q0该电路是一个模 8加法计数器环型计数器的设计该电路实现了
8、从左到右每次只亮一个的要求1000 01000001 0010Q3Q2Q1Q0 CPQ3Q2Q1Q0模 4加 /减计数器的设计当外部输入 X=0时，状态转移按0001101100 变化，实现模 4加法计数器功能 。当外部输入 X=1时，状态转移按0011100100 变化，实现模 4减法计数器功能 。J0=K0=1J1=K1=X Q0Z=XQ1Q0设 X为加 /减控制信号， Z为借位输出 求得输出方程和激励方程如下，逻辑电路图如右所示。状态图CPQ1Q0xz模 4加 /减 计 数器 实际电 路及 输 出波形实验四 MSI计数器及应用1. 分别测试集成计数器 74160、 74161、 7416
9、2、 74163的逻辑能，说明这几种集成计数器有何区别？2分别用 74160、 74163设计任意进制计器(1)按图 1连接 74160计数器电路，按下启动开关后，观察数码显示和 74160的输出波形，试问：该电路采用了何种计数方式？计数范围（初态，末态）是多少？计数器的模值 M=?（ 2）用 74163采用同步置零法实现模 12计数器，用数码显示器和逻辑分析仪观察计数器的状态变化，并记录测试结果：计数范围 : 初态： 末态：(3) 分别用两片 74160和两片 74163采用同步级联 ,整体置 0法构成模 60计数器 .(a)用数码管显示计数结果 ,记录计数范围 .(b)用逻辑分析仪观察计数
10、器的状态变化情况 ,记录输入 ,输出波形 . 测试十进制计数器 74160基本功能 CPQBQCQDQARCO74160 异 步清零 (低 有效 )同步置数 (低 有效 )计数范围 : 00001001测试二进制计数器 74163的基本功能 74163 同 步清零 (低 有效 )同步置数 (低 有效 )计数范围 : 00001111CPQBQCQDQARCO用 74160设计模 9计数器QACPLDQD QC QBQA00001000采用 同步置零法 实现采用 OC置数法 实现QBQCQDQD QC QBQA00011001CPQAQBQCQDLD用 74163设计模 12计数器采用 同步置零法 实现采用 OC置数法 实现QD QC QBQA： 00001011QD QC QBQA： 01001111QACPLDQBQCQDQACPLDQBQCQD用两片 74160构成的模 60计数器采用同步级联 整体置零法实现计数范围： 00000000. . .01011001QACPLDQBQCQDQBQCQDQARCO低位片高位 片用两片 74163构成的模 60计数器采用同步级联整体置零法 实现计数范围： 00000000. . .00111011低位片高位 片LDRCOCP
