1、计算机专业基础综合计算机组成原理（存储器层次结构）历年真题试卷汇编 2 及答案与解析一、单项选择题1 下列叙述中_是正确的。【重庆大学 2000 年】（A）主存可由 RAM 和 ROM 组成（B）主存只能由 ROM 组成（C）主存只能由 RAM 组成（D）主存只能由 SRAM 组成2 可编程的只读存储器_。【中南大学 1998 年】（A）不一定是可改写的（B）一定是可改写的（C）一定是不可改写的（D）以上都不对3 下面说法正确的是_。【南京航空航天大学 2000 年】（A）ROM 不用刷新，但断电后存储信息消失（B）半导体 RAM 信息可读可写，且断电后仍能保持记忆（C）静态和动态 RAM 都
2、是易失性存储器，断电后存储信息消失（D）动态 RAM 属非易失性存储器，而静态 RAM 存储信息断电后信息消失4 下述说法中_是正确的。【中南大学 1998 年】（A）EPROM 是可改写的，因而也是随机存储器的一种（B） EPROM 是可改写的，但它不能作为随机存储器（C） EPROM 只能改写一次，故不能作为随机存储器（D）以上都不对5 某机字长 16 位，主存容量为 16MB，若按字编址，其寻址范围为_。【华中科技大学 2005 年】（A）04M 一 1（B） 02M 一 1（C） 08M1（D）010M16 4 片 16K8 位的存储芯片，可以设计成 _容量的存储器。 【华中科技大学2
3、002 年】（A）32K16 位（B） 16K16 位（C） 32K8 位（D）16K8 位7 80386DX 是 32 位系统，当在该系统中用 8KB 的存储芯片构造 32KB 的存储体时，应完成存储器的_设计。【西安电予科技大学 2005 年】（A）位扩展（B）字扩展（C）字位扩展（D）字位均不扩展8 某一 SRAM 芯片，其容量为 10248 位，除电源和接地端外，该芯片引脚的最小数目为_。【中科院计算所 1999 年】【北京邮电大学 2002 年】（A）20（B） 22（C） 25（D）309 地址总线为 A15(高位) A0(低位) ，若用 1K4 位的存储芯片组成 4KB 的存储器
4、，地址总线的高位做片选，则加在各存储芯片上的地址线是_。【南京航空航天大学 1999 年】（A）A15A0（B） A11A0（C） A9A0（D）A8AO10 交叉存储器实质上是一种_存储器，它能_执行_独立的读写操作。【北京邮电大学 2002 年】（A）模块式，并行，多个（B）模块式，串行，多个（C）整体式，并行，一个（D）整体式，串行，多个11 己知单个存储体的存储周期为 110ns，总线传输周期为 10ns，则当采用低位交叉编址的多模块存储器时，存储体数应_。（A）小于 11（B）等于 11（C）大于 11（D）大于等于 1112 一个四体并行低位交叉存储器，每个模块的容量为 64K32
5、 位，存取周期为200ns，在下述说法中_是正确的。（A）在 200ns 内，存储器能向 CPU 提供 256 位二进制信息（B）在 200ns 内，存储器能向 CPU 提供 128 位二进制信息（C）在 50ns 内，每个模块能向 CPU 提供 32 位二进制信息（D）以上都不对13 下列说法正确的是_。（A）外设的访存请求优先级一般高于 CPU 的访存请求优先级（B）外设的访存请求优先级一般低于 CPU 的访存请求优先级（C）外设的访存请求优先级与 CPU 的访存请求优先级相同（D）无法判定外设的访存请求优先级与 CPU 的访存请求优先级高低14 下面说法正确的是_。【中南大学 1998
6、年】（A）Cache 只能在 CPU 之外（B） Cache 在 CPU 内外都可以（C） Cache 只能在 CPU 之内（D）如果有 Cache，CPU 就不能访问内存15 在三级存储体系结构中，主存与 Cache 之间的信息调度过程，对_是不透明的。【哈尔滨工程大学 2004 年】（A）应用程序员（B）系统程序员（C）操作系统（D）硬件设计人员16 在程序的执行过程中，Cache 与主存的地址映射是由_。【哈尔滨工业大学2004 年】（A）操作系统来管理的（B）程序员调度的（C）由操作系统和程序员共同协调完成的（D）由硬件自动完成的17 有一主存一 Cache 层次的存储器，其主存容量为
7、 1MB，Cache 容量为 16KB，每字块有 8 个字，每字为 32 位，采用直接地址映像方式，若主存地址为 35301H，且 CPU 访问 Cache 命中，则在 Cache 的第_(十进制表示 )字块中(Cache 起始字块为第 0 字块)。【哈尔滨工业大学 2007 年】（A）152（B） 153（C） 154（D）15118 某存储系统中，主存容量是 Cache 容量的 4096 倍，Cache 被分为 64 个块，当主存地址与 Cache 地址采用直接地址变换时，地址变换表的大小应为_。(假设地址变换表每行仅存储主存字块标记)【西安电子科技大学 2007 年】（A）612bit（
8、B） 64096bit（C） 6412bit（D）644096bit19 Cache 的地址映像中，_比较多的采用“按内容寻址 ”的相联存储器来实现。【西安交通大学 2001 年】（A）直接映像（B）全相联映像（C）组相联映像（D）以上都有20 在写操作时，对 Cache 与主存单元同时修改的方法称作_，若每次只暂时写入 Cache，直到替换时才写入主存的方法称作_。（A）写直达法（B）写回法（C）写一次法（D）都不对21 在 Cache 和主存构成的两级存储体系中，Cache 的存取时间为 100ns，主存的存取时间为 1000ns，如果希望有效(平均)存取时间不超过 115ns，则 Cac
9、he 的命中率至少应为_。【中科院 2001 年】（A）90%（B） 98%（C） 95%（D）99%22 下列说法中正确的是_。（A）Cache 与主存统一编址， Cache 的地址空间是主存地址空间的一部分（B）主存储器只由易失性的随机读写存储器构成（C）单体多字存储器主要解决访存速度的问题（D）Cache 不与主存统一编址， Cache 的地址空间不是主存地址空间的一部分23 为使虚存系统有效地发挥其预期的作用，所运行的程序应具有的特性是_。【中科院计算所 1999 年】（A）该程序不应含有过多的 IO 操作（B）该程序的大小不应超过实际的内存容量（C）该程序应当具有较好的局部性（D）该
10、程序的指令相关不应过多24 在虚拟存储器中，当程序正在执行时，由_完成地址映射。【西安交通大学2000 年】（A）程序员（B）编译器（C）装入程序（D）操作系统25 某虚拟存储器系统采用页式内存管理，使用 LRU 页面替换算法，考虑下面的页面访问地址流(每次访问在一个时间单位中完成)：18178282183821317137 假定内存容量为 4 个页面，开始时是空的，则页面失效次数是_。【中科院计算所 1999年】（A）30%（B） 5%（C） 1.50%（D）15%二、分析题26 设某微机的寻址范围为 64Kw，存储字长为 8 位。CPU 用 MREQ 作访存控制命令，用 RW 作读写命令信
11、号。现有下列芯片： 【哈尔滨工业大学 1999 年】RAM：2K8 位，4K8 位， 8K8 位：ROM：2K8 位，8K8 位：38 译码器及各种门电路(门电路自定) 。试画出 CPU 和存储芯片的连接图。要求：1)最小 8K 地址空间为系统程序区，与之相邻的 4K 地址是系统程序工作区，最大 8K 地址空间为用户程序区。2)详细画出存储芯片的片选逻辑，并指 m 存储芯片的种类及片数。27 设存储器容量为 128Mw，字长为 64 位，模块数 m=8，分别用顺序方式和交叉方式进行组织。存储周期 T=200ns，数据总线宽度为 64 位，总线传送周期T=50ns。问顺序存储器和交叉存储器的带宽
12、各是多少?【北京邮电大学 2005 年】27 一个四体并行交叉存储器，每个模块容量为 64K32 位，存取周期为 200ns，问：【上海大学 1999 年】28 在一个存取周期中，存储器能向 CPu 提供多少位二进制信息 ?29 若存取周期为 400ns，在 01s 内每个体可向 cPu 提供 32 位二进制信息，该说法正确否? 为什么?30 CPU 执行一段程序时，Cache 完成存取的次数为 1900 次，主存完成存取的次数为 100 次，已知 Cache 存取周期为 50ns，主存存取周期为 250ns。求：【北京邮电大学 2002 年】1)Cache主存系统的效率。2)平均访问时间。3
13、0 一全相联的 Cache 有 16 块，每块 8 个字。主存容量为 216 个字，Cache 开始为空。Cache 存取时间为 40ns 主存与 Cache 问传送 8 个字需 1s。【中科院计算所2000 年】31 计算 Cache 地址中标记域和块内地址域的大小。32 一程序首先访问丰存单元 20、21、45，然后重复访问主存单元28、29、45 四次。(假设没有命中 Cache 时，将主存对应块一次全部读入填入cache 中)计算 Cache 的命中率。33 计算上述程序总的存取时间。33 设主存容量为 1MB， Cache 容量为 16KB，每字块有 16 个字，每字为 32 位。【
14、哈尔滨工业大学 2002 本科期末试题】34 若 Cache 采用直接相联映像，求出主存地址字段中各段的位数。35 若 Cache 采用四路组相联映像，求出主存地址字段中各段的位数。35 一个 Cache 一主存系统，采用 50MHz 的时钟，存储器以每个时钟周期 (简称周期)传输一个字的速率，连续传输 8 个字，以支持块长为 8 个宁的 Cache，每字 4个字节。假设读操作所花的时间为：1 个周期接收地址，3 个周期延迟，8 个周期传输 8 个字：写操作所花的时间为：1 个周期接收地址，2 个周期延迟，8 个周期传输 8 个字，3 个周期恢复和写入纠错码。求出对应上述几种情况的存储器最大带
15、宽。36 全部访问为读操作。37 全部访问为写操作。38 65的访问为读操作，35的访问为写操作。38 表 3-1 表示使用快表( 页表)的虚实地址转换条件，快表(见表 3-2)存放在相联存储器中，其容量为 8 个存储单元。【上海大学 2000 年】问：39 当 CPU 按虚拟地址 1 去访问主存时，主存的实地址码是多少?40 当 CPU 按虚拟地址 2 去访问主存时，主存的实地址码是多少?41 当 CPU 按虚拟地址 3 去访问主存时，丰存的实地址码是多少?42 主存储器容量为 4MB，虚存容量为 1GB，虚拟地址和物理地址各为多少位? 根据寻址方式计算出来的有效地址是虚拟地址还是物理地址?
16、如果页面大小为 4KB，页表长度是多少? 【上海大学 2001 年】42 一个两级存储器系统有 8 个磁盘上的虚拟页面需要映像到主存中的 4 个页中。某程序生成以下访存贞面序列：1，0，2，2，1，7，6，7，0，1，2，0，3，0，4，5，1，5，2，4，5，6，7，6，7，2，4，2，7，3。【华中师范大学 2001 年】采用 LRU 替换策略，设初始时主存为空。43 画出每个页号访问请求之后存放在主存中的位置。44 计算主存的命中率。计算机专业基础综合计算机组成原理（存储器层次结构）历年真题试卷汇编 2 答案与解析一、单项选择题1 【正确答案】 A【试题解析】 考查主存的构成。【知识模块
17、】 存储器层次结构2 【正确答案】 A【试题解析】 考查可编程的只读存储器。一次可编程只读存储器一旦写入后，内容就无法改变，故可编程的只读存储器不一定是可改写的。【知识模块】 存储器层次结构3 【正确答案】 C【试题解析】 考查 DRAM、SRAM 与 ROM 的区别。ROM 断电后存储信息不消失，故 A 错；半导体 RAM(包括 SRAM 与 DRAM)中的信息可读可写，但断电后信息丢失，故 B、D 错。【知识模块】 存储器层次结构4 【正确答案】 B【试题解析】 考查 EPROM。【知识模块】 存储器层次结构5 【正确答案】 C【试题解析】 考查寻址范围。机器字长为 16 位，所以按字编址
18、即按 16 位编址。16MB=8Mx2B=8M16 位=8MW，所以其寻址范围是 08M 一 1。【知识模块】 存储器层次结构6 【正确答案】 A【试题解析】 考查存储器的扩展。2 片一组位扩展为 16K16 位，然后字扩展为32K16 位，故 A 正确，其余选项均不合要求。【知识模块】 存储器层次结构7 【正确答案】 A【试题解析】 考查存储器的扩展。将 4 片 8KB 的存储芯片位扩展为 8K32 位(因为此系统为 32 位的系统)，即为 32KB，即得到题意要求的 32KB 的存储体，故只需进行位扩展。【知识模块】 存储器层次结构8 【正确答案】 A【试题解析】 考查存储器与 CPU 的
19、连接。10 根地址线、8 根数据线、2 根控制线 CS 和 WR，共 20 根线。【知识模块】 存储器层次结构9 【正确答案】 C【试题解析】 考杏存储器与 cPu 的连接。加在各存储芯片上的地址线只与存储芯片的存储容量有关，本题为 1K，又 210=1K，故选取地址线的低 10 位 A9A0 作为各存储芯片上的地址线。【知识模块】 存储器层次结构10 【正确答案】 A【试题解析】 考查多模块存储器的概念。【知识模块】 存储器层次结构11 【正确答案】 D【试题解析】 考查低位交叉存储器的原理。为了保证第二次启动某个体时，它的上次存取操作已完成，存储体的数量应大于等于 11(110ns10ns
20、=11)。【知识模块】 存储器层次结构12 【正确答案】 B【试题解析】 考查低位交叉存储器。低位交叉存储器采用流水技术，每 200ns 可向 CPU 提供 128 位二进制信息，但由于每个模块必须间隔一个存取周期，方能继续提供信息，故 50ns 内，任意模块无法向 CPU 提供 32 位二进制信息。【知识模块】 存储器层次结构13 【正确答案】 A【试题解析】 考查访存优先级别。通常易发生数据丢失的请求源，其访存请求优先级较高。故外设的访存请求优先级高于 CPU。【知识模块】 存储器层次结构14 【正确答案】 B【试题解析】 考查 CacheoL1Cache 是集成在 CPU 中的，称为片内
21、 Cache，在L1 中还分数据 Cache(I-Cache)和指令 Cache(DCache)。以前的 L2Cache 没集成在CPU 中，而在主板上或与 CPU 集成在同一块电路板上，因此也称为片外 Cache.可见 Cache 在 CPU 内外都可以。但由于工艺的提高，L2Cache 开始被集成在CPU 内核中，以相同于主频的速度工作。【知识模块】 存储器层次结构15 【正确答案】 D【试题解析】 考查 Cache 的实现。主存一 Cache 层次的地址变换和替换策略全部用硬件实现，对各类程序员及操作系统均透明，但对硬件设计人员不透明。【知识模块】 存储器层次结构16 【正确答案】 D【
22、试题解析】 考查 Cache 的实现。【知识模块】 存储器层次结构17 【正确答案】 A【试题解析】 考查直接地址映像。主存地址即为 0011010100110000000l，其中字块内地址为低 5 位(每字块含 32B，2 5=32，故为 5 位)，主存字块标记为高 6 位(1MB16KB=64，2 6=64，故为 6 位)，其余 010011000 即为 Cache 字块地址，即十进制数 152。【知识模块】 存储器层次结构18 【正确答案】 C【试题解析】 考查直接地址映像。Cache 被分为 64 个块，故地址变换表为 64 行，每行存储主存字块标记为 12 位(2 12=4096)。
23、【知识模块】 存储器层次结构19 【正确答案】 B【试题解析】 考查全相联映像。【知识模块】 存储器层次结构20 【正确答案】 A【试题解析】 B。考查 Cache 写策略。【知识模块】 存储器层次结构21 【正确答案】 D【试题解析】 考查 Cache 命中率对系统性能的影响。设 Cache 命中率为 a，则1000(1-a)+100a115，解得 a0983，故至少为 99。【知识模块】 存储器层次结构22 【正确答案】 C【试题解析】 考查存储器综合概念。Cache 与主存不是统一编址，Cache 的地址空间是主存地址空间的一部分；主存储器可由 ROM 与 RAM 组成，其中 ROM 是
24、非易失性存储器。【知识模块】 存储器层次结构23 【正确答案】 C【试题解析】 考查虚拟存储器原理。【知识模块】 存储器层次结构24 【正确答案】 D【试题解析】 考查虚拟存储器的地址映射。虚拟存储器中，地址映射由操作系统来完成。【知识模块】 存储器层次结构25 【正确答案】 A【试题解析】 考查 LRu 替换算法。LRU 表见表 3-3。可见620=30。【知识模块】 存储器层次结构二、分析题26 【正确答案】 需 8KBROM 一片，4KBRAM 一片， 8KBRAM 一片。CPU 和存储芯片的连接图如图 3-9 所示。【知识模块】 存储器层次结构27 【正确答案】 顺序存储器和交叉存储器
25、连续读出 m=8 个字的信息总量都为q=64 位 8=512 位顺序存储器和交叉存储器连续读出 8 个字所需的时间分别为tl=mT=8200ns=1600ns=16x10-7s,t2=T+(m 一 1)t=200ns+750ns=550ns=5510 -7s顺序存储器和交叉存储器的带宽分别为 W1=qt1=512bit(1610 -7)s=32107bitsW2=qt2=512bit(5510 -7)s=93107bits【知识模块】 存储器层次结构【知识模块】 存储器层次结构28 【正确答案】 32 位4=128 位。【知识模块】 存储器层次结构29 【正确答案】 该说法不正确，在 01s
26、内整个存储器可向 CPU 提供 32 位二进制信息，但每个存储体必须要 400ns 才能向 CPU 提供 32 位二进制信息。【知识模块】 存储器层次结构30 【正确答案】 命中率：H=Nc(Nc+Nm)=1900 (1900+100)=0 95ta=Htc+(1一 H)tm=0 9550ns+005250ns=60nsCache主存系统效率e=tc tax100=83-3【知识模块】 存储器层次结构【知识模块】 存储器层次结构31 【正确答案】 Cache 地址中块内地址域为 3(23=8)位，标记域为 13(主存地址为16 位，块内地址为 3 位，故 16 位一 3 位=13)位。【知识模
27、块】 存储器层次结构32 【正确答案】 因为程序访存次数为(4519)+(4527)4=98 ，访问不命中的次数为 4，所以 Cache 的命中率为(984)98=96。【知识模块】 存储器层次结构33 【正确答案】 总的存取时间为 40ns98+41s=7920ns。【知识模块】 存储器层次结构【知识模块】 存储器层次结构34 【正确答案】 若 Cache 采用直接相联映像：字块中含 64 个字节(1632bit)，字块的位数 b=6。Cache 中含有 256 个字块，所以字块地址位数 c=8。主存容量为1MB，总位数为 20。主存字块标记位数 t=2068=6。【知识模块】 存储器层次结
28、构35 【正确答案】 若 Cache 采用四路组相联映像：字块中含 64 个字节，字块的位数 b=6。Cache 中含有 256 个字块，每组含有 4 个字块，所以组地址位数 q=6。主存容量为 1MB，总位数为 20。主存字块标记位数 t=20-6-6=8。【知识模块】 存储器层次结构【知识模块】 存储器层次结构36 【正确答案】 由于存储系统采用 50MHz 的时钟，故每个时钟周期为I(50MHz)=002s=20ns。1)读操作的时间为 TR=(1+3+8)20ns=240ns 读操作的带宽为 BR=8TR=8W (24010-9)s=33310 6ws1332MB s(1M=2 20)
29、【知识模块】 存储器层次结构37 【正确答案】 写操作的时间为 TW=(1+2+8 十 3)20ns=280ns 写操作的带宽为Bw=8Tw=8W(28010 -9)s=28610 6ws1144MB s(1M=2 20)【知识模块】 存储器层次结构38 【正确答案】 读写操作加权后的时间为 240ns065+280ns035=254ns 加权平均带宽为 Ba=8W(25410 -9)s=31510 6ws126MBs(1M=2 20)【知识模块】 存储器层次结构【知识模块】 存储器层次结构39 【正确答案】 80324。【知识模块】 存储器层次结构40 【正确答案】 96128。【知识模块】 存储器层次结构41 【正确答案】 快表(页表)中无记录。【知识模块】 存储器层次结构42 【正确答案】 该页面在 1)因为虚存容量为 1GB，2 30=IG，所以虚拟地址为 30位。因为主存容量为 4MB，2 22=4M，所以虚拟地址为 22 位。2)根据寻址方式计算出来的有效地址是虚拟地址。3)页表长度为 1GB 4KB=218。【知识模块】 存储器层次结构【知识模块】 存储器层次结构43 【正确答案】 见表 3-4。【知识模块】 存储器层次结构44 【正确答案】 1330=43。【知识模块】 存储器层次结构
