ITU-T V 32 SPANISH-1993 A FAMILY OF 2-WIRE DUPLEX MODEMS OPERATING AT DATA SIGNALLING RATES OF UP TO 9600 bit s FOR USE ON THE GENERAL SWITCHED TELEPHONE NETWORK AND ON LEASED TELE.pdf

上传人:bowdiet140 文档编号:804324 上传时间:2019-02-04 格式:PDF 页数:27 大小:187KB
下载 相关 举报
ITU-T V 32 SPANISH-1993 A FAMILY OF 2-WIRE DUPLEX MODEMS OPERATING AT DATA SIGNALLING RATES OF UP TO 9600 bit s FOR USE ON THE GENERAL SWITCHED TELEPHONE NETWORK AND ON LEASED TELE.pdf_第1页
第1页 / 共27页
ITU-T V 32 SPANISH-1993 A FAMILY OF 2-WIRE DUPLEX MODEMS OPERATING AT DATA SIGNALLING RATES OF UP TO 9600 bit s FOR USE ON THE GENERAL SWITCHED TELEPHONE NETWORK AND ON LEASED TELE.pdf_第2页
第2页 / 共27页
ITU-T V 32 SPANISH-1993 A FAMILY OF 2-WIRE DUPLEX MODEMS OPERATING AT DATA SIGNALLING RATES OF UP TO 9600 bit s FOR USE ON THE GENERAL SWITCHED TELEPHONE NETWORK AND ON LEASED TELE.pdf_第3页
第3页 / 共27页
ITU-T V 32 SPANISH-1993 A FAMILY OF 2-WIRE DUPLEX MODEMS OPERATING AT DATA SIGNALLING RATES OF UP TO 9600 bit s FOR USE ON THE GENERAL SWITCHED TELEPHONE NETWORK AND ON LEASED TELE.pdf_第4页
第4页 / 共27页
ITU-T V 32 SPANISH-1993 A FAMILY OF 2-WIRE DUPLEX MODEMS OPERATING AT DATA SIGNALLING RATES OF UP TO 9600 bit s FOR USE ON THE GENERAL SWITCHED TELEPHONE NETWORK AND ON LEASED TELE.pdf_第5页
第5页 / 共27页
点击查看更多>>
资源描述

1、UNIN INTERNACIONAL DE TELECOMUNICACIONESUIT-T V.32SECTOR DE NORMALIZACIN (03/93)DE LAS TELECOMUNICACIONESDE LA UITCOMUNICACIN DE DATOSPOR LA RED TELEFNICAFAMILIA DE MODEMS DPLEXA DOS HILOS QUE FUNCIONANA VELOCIDADES BINARIASDE HASTA 9600 bit/s PARA USOEN LA RED TELEFNICA GENERALCONMUTADA Y EN CIRCUI

2、TOSARRENDADOS DE TIPO TELEFNICORecomendacin UIT-T V.32(Anteriormente Recomendacin del CCITT)PREFACIOEl Sector de Normalizacin de las Telecomunicaciones de la UIT (UIT-T) es un rgano permanente de la UninInternacional de Telecomunicaciones. El UIT-T tiene a su cargo el estudio de las cuestiones tcnic

3、as, de explotacin yde tarificacin y la formulacin de Recomendaciones al respecto con objeto de normalizar las telecomunicaciones sobreuna base mundial.La Conferencia Mundial de Normalizacin de las Telecomunicaciones (CMNT), que se rene cada cuatro aos,establece los temas que habrn de abordar las Com

4、isiones de Estudio del UIT-T, que preparan luego Recomendacionessobre esos temas.La Recomendacin UIT-T V.32, revisada por la Comisin de Estudio XVII (1988-1993) del UIT-T, fue aprobada por laCMNT (Helsinki, 1-12 de marzo de 1993)._NOTAS1 Como consecuencia del proceso de reforma de la Unin Internacio

5、nal de Telecomunicaciones (UIT), el CCITTdej de existir el 28 de febrero de 1993. En su lugar se cre el 1 de marzo de 1993 el Sector de Normalizacin de lasTelecomunicaciones de la UIT (UIT-T). Igualmente en este proceso de reforma, la IFRB y el CCIR han sido sustituidospor el Sector de Radiocomunica

6、ciones.Para no retrasar la publicacin de la presente Recomendacin, no se han modificado en el texto las referencias quecontienen los acrnimos CCITT, CCIR o IFRB o el nombre de sus rganos correspondientes, como la AsambleaPlenaria, la Secretara, etc. Las ediciones futuras en la presente Recomendacin

7、contendrn la terminologa adecuada enrelacin con la nueva estructura de la UIT.2 Por razones de concisin, el trmino Administracin se utiliza en la presente Recomendacin para designara una administracin de telecomunicaciones y a una empresa de explotacin reconocida. UIT 1993Reservados todos los derech

8、os. No podr reproducirse o utilizarse la presente Recomendacin ni parte de la misma decualquier forma ni por cualquier procedimiento, electrnico o mecnico, comprendidas la fotocopia y la grabacin enmicropelcula, sin autorizacin escrita de la UIT.NDICERecomendacin V.32 (03/93)Pgina1 Introduccin . 12

9、Seales de lnea 12.1 Frecuencia portadora 12.2 Espectro transmitido . 22.3 Velocidad de modulacin . 22.4 Codificacin 23 Circuitos de enlace . 33.1 Lista de los circuitos de enlace . 33.2 Transmisin de datos 33.3 Recepcin de datos . 43.4 Temporizacin 43.5 Control de la velocidad binaria. 43.6 Circuito

10、 106 53.7 Circuito 109 53.8 Caractersticas elctricas de los circuitos de enlace 53.9 Condiciones de avera en los circuitos de enlace 64 Aleatorizador y desaleatorizador 64.1 Atribucin del aleatorizador/desaleatorizador 85 Procedimientos operativos . 95.1 Secuencia de respuesta automtica de la Recome

11、ndacin V.25 . 95.2 Seal de acondicionamiento del receptor . 95.3 Seal indicativa de velocidad . 105.4 Procedimiento de arranque . 135.5 Procedimiento de reacondicionamiento 156 Facilidades de prueba. 167 Protocolo de conversin de asncrono a sncrono Modos de funcionamiento 167.1 Transmisor 167.2 Rece

12、ptor 16Anexo A 17A.1 Definiciones de los trminos utilizados 17A.2 Interfuncionamiento de modems dplex. 17Apndice I Procedimiento de interfuncionamiento para modems con compensacin de eco 20I.1 Interfuncionamiento de los modems con compensacin de eco . 20Recomendacin V.32 (03/93) i Recomendacin V.32R

13、ecomendacin V.32 (03/93)FAMILIA DE MODEMS DPLEX A DOS HILOS QUE FUNCIONANA VELOCIDADES BINARIAS DE HASTA 9600 bit/sPARA USO EN LA RED TELEFNICA GENERAL CONMUTADAY EN CIRCUITOS ARRENDADOS DE TIPO TELEFNICO(Mlaga-Torremolinos, 1984; modificada en Melbourne, 1988y en Helsinki, 1993)1 IntroduccinEsta fa

14、milia de modems se halla destinada al uso en conexiones de la red telefnica general conmutada (RTGC) (vasela Nota 1), y en circuitos arrendados de tipo telefnico punto a punto. Las principales caractersticas de este mdem sonlas siguientes:a) Modo dplex de funcionamiento en la RTGC y en los circuitos

15、 arrendados a dos hilos punto a punto(vase la Nota 2).b) Separacin de canales por tcnicas de compensacin de eco.c) Modulacin de amplitud en cuadratura para cada canal con transmisin sncrona en lnea a 2400 baudios.d) Puede realizarse en el mdem cualquier combinacin de las siguientes velocidades binar

16、ias:9600 bit/s sncrona (facultativa),4800 bit/s sncrona (obligatoria),2400 bit/s sncrona (en estudio).e) A 9600 bit/s, la presente Recomendacin proporciona dos posibles esquemas de modulacin, uno utiliza16 estados de portadora y otro emplea una codificacin en rejilla con 32 estados de portadora. Sin

17、embargo, los modems que proporcionan la velocidad binaria de 9600 bit/s sern capaces de interfuncionarcon la posibilidad de 16 estados.f) Intercambio de secuencias indicativas de velocidad binaria durante la secuencia de arranque paraestablecer la velocidad binaria, la codificacin y cualquier otra f

18、acilidad especial.g) Disposicin facultativa de un modo asncrono de funcionamiento conforme a las Recomendaciones V.14o V.42.NOTAS1 En conexiones de la red telefnica general conmutada (RTGC) que utilizan circuitos conformes a la Recomen-dacin G.235 (equipos terminales de 16 canales), puede resultar n

19、ecesario emplear dentro del mdem un mayor grado de ecualizacinque el que sera necesario para su uso en la mayora de las conexiones nacionales de la RTGC.2 Las velocidades de transmisin y recepcin de cada uno de los modems sern las mismas. Queda en estudio laposibilidad de un funcionamiento asimtrico

20、.2 Seales de lnea2.1 Frecuencia portadoraLa frecuencia portadora ha de ser 1800 1 Hz. No se proporcionarn seales piloto separadas. El receptor podrfuncionar con desplazamientos de la frecuencia recibida de hasta 7 Hz.Recomendacin V.32 (03/93) 1 2.2 Espectro transmitidoEl nivel de potencia transmitid

21、a se ajustar a la Recomendacin V.2. Con unos binarios continuos aplicados a la entradadel aleatorizador, la densidad de energa transmitida a 600 Hz y 3000 Hz estar atenuada 4,5 2,5 dB con respecto a ladensidad de energa mxima comprendida entre 600 Hz y 3000 Hz.2.3 Velocidad de modulacinLa velocidad

22、de modulacin ser de 2400 baudios 0,01%.2.4 Codificacin2.4.1 Codificacin de los elementos de seal para 9600 bit/sSe definen dos alternativas:2.4.1.1 Codificacin no redundanteEl tren de datos aleatorizados por transmitir se divide en grupos de 4 bits de datos consecutivos. Los primeros dos bits enel t

23、iempo Q1ny Q2nde cada grupo, donde el subndice n representa el nmero secuencial del grupo, se codifican deforma diferencial en Y1ne Y2nsegn el Cuadro 1. Los bits Y1n, Y2n, Q3ny Q4nse hacen corresponder a lascoordenadas del estado de la seal por transmitir segn el diagrama vectorial de seales que se

24、muestra en la Figura 1 yse indica en el Cuadro 3.CUADRO 1/V.32Codificacin diferencial de un cuadrante para 4800 bit/sy para una codificacin no redundante a 9600 bit/sEntradas Salidas previasCambio de cuadranteSalidasEstado de la seal paraQ1nQ2nY1n 1Y2n 1de faseY1nY2n4800 bit/s00 0 0 +190 0 1 B00 0 1

25、 11 C00 1 0 00 A00 1 1 10 D01 0 0 +190 0 0 A01 0 1 01 B01 1 0 10 D01 1 1 11 C10 0 0 +180 1 1 C10 0 1 10 D10 1 0 01 B10 1 1 00 A11 0 0 +270 1 0 D11 0 1 00 A11 1 0 11 C11 1 1 01 B2 Recomendacin V.32 (03/93) 90180 0270ABD(Re)(Im)2 22201010011C11011100001010100000 011000010111010010111001111111101000T17

26、02130-93/d01FIGURA 1/V.32Constelacin de seal de 16 puntos con codificacin no redundante para 9600 bit/sy subconjunto A, B, C y D de estados utilizados a 4800 bit/s y para el acondicionamientoNOTA Los nmeros binarios representan Y1 Y2 Q3 Q4 .nnnnFIGURE 1/V.32.D01 = 10.5 CM2.4.1.2 Codificacin en rejil

27、laEl tren de datos aleatorizados por transmitir se divide en grupos de cuatro bits de datos consecutivos. Como se muestraen la Figura 2, los dos primeros bits en el tiempo Q1ny Q2n, donde el subndice n representa el nmero secuencial delgrupo, se codifican primero de forma diferencial en Y1ne Y2nde a

28、cuerdo con el Cuadro 2. Los dos bits codificadosdiferencialmente Y1ne Y2nse utilizan como entrada a un codificador convolucional sistemtico que genera un bitredundante Y0n. Este bit redundante y los cuatro bits que transportan informacin Y1n, Y2n, Q3ny Q4nse hacencorresponder a las coordenadas del e

29、lemento de seal por transmitir de acuerdo con el diagrama vectorial de sealesmostrado en la Figura 3 y el Cuadro 3.2.4.2 Codificacin de los elementos de seal para 4800 bit/sEl tren de datos aleatorizados por transmitir se divide en grupos de dos bits de datos consecutivos. Estos bits,denominados Q1n

30、y Q2n, donde Q1nes el primero en el tiempo y el subndice n indica el nmero secuencial del grupo,se codifican de forma diferencial en Y1ne Y2nsegn el Cuadro 1. La Figura 1 muestra el subconjunto A, B, C y D deestados de seal utilizados para la transmisin a 4800 bit/s.2.4.3 Codificacin de los elemento

31、s de seal para 2400 bit/sQueda en estudio.3 Circuitos de enlace3.1 Lista de los circuitos de enlaceSon los indicados en el Cuadro 4.3.2 Transmisin de datosEl mdem aceptar datos sncronos del equipo terminal de datos (DTE, data terminal equipment) por el circuito 103bajo el control de los circuitos 11

32、3 114.Recomendacin V.32 (03/93) 3 T T T+TTQ1nnnnQ4Q3Q2nnnnQ4Q3Y1Y2nY0abab000000000ab1111111+T1702140-93/d02nnY1Y2n1Y2Y1n1S1S2S1S2Vase elcuadro 2Codificador diferencial Codificador convolucionalTabla de verdadde los smbolosCorres-pondenciade loselementosde seal(vase laFigura 3o elCuadro 3)FIGURA 2/V.

33、32Codificacin en rejilla a 9600 bit/sFIGURE 2/V.32.D02 = 15 CM3.3 Recepcin de datosEl mdem transmitir datos sncronos al DTE por el circuito 104 bajo el control de circuito 115.3.4 TemporizacinSe incluirn relojes en el mdem para proporcionar al DTE la temporizacin para los elementos de seal en latran

34、smisin por el circuito 114 y la temporizacin para los elementos de seal en la recepcin por el circuito 115. Latemporizacin del transmisor puede iniciarse en el DTE y transferirse al mdem por el circuito 113. En algunasaplicaciones tal vez sea necesario que la temporizacin del transmisor dependa de l

35、a temporizacin del receptor dentrodel mdem.3.5 Control de la velocidad binariaLa seleccin de la velocidad binaria puede efectuarse por conmutacin (o medios anlogos) o por el circuito 111. En loscasos en que el mdem disponga de tres velocidades binarias distintas podr proporcionarse un selector manua

36、l quedetermine las dos velocidades binarias seleccionadas por el circuito 111.El estado CERRADO del circuito 111 selecciona la velocidad binaria ms alta y el estado ABIERTO del circuito 111selecciona la velocidad binaria ms baja.4 Recomendacin V.32 (03/93) CUADRO 2/V.32Codificacin diferencial para u

37、so con la alternativade codificacin en rejilla a 9600 bit/sEntradas Salidas anteriores SalidasQ1nQ2nY1n 1Y2n 1Y1nY2n00 0 0 001 100 1 0 101 101 0 0 011 001 1 0 111 010 0 0 101 110 1 0 01 011 0 0 111 011 1 0 01 13.6 Circuito 106Despus de las secuencias de arranque y reacondicionamiento, el circuito 10

38、6 seguir al estado del circuito 105 con unmargen de 2 ms.3.7 Circuito 109Los pasos del estado ABIERTO al CERRADO y del CERRADO al ABIERTO del circuito 109 se producirn solamenteconforme a las secuencias operativas definidas en 5. Los umbrales y tiempos de respuesta son inaplicables porque nopuede es

39、perarse que un detector de seales de lnea diferencie las seales recibidas deseadas de los ecos no deseados delorador.3.8 Caractersticas elctricas de los circuitos de enlace3.8.1 Se aconseja el uso de caractersticas elctricas conformes a la Recomendacin V.28, con el conector y el plande asignacin de

40、patillas especificado en la norma ISO 2110.NOTA A los fabricantes quiz les interese saber que el objetivo a largo plazo consiste en sustituir las caractersticaselctricas especificadas en la Recomendacin V.28, y que la Comisin de Estudio XVII ha convenido en que debe proseguir el trabajocon el objeto

41、 de desarrollar una interfaz ms eficaz y completamente equilibrada para aplicacin con equipos diseados conforme alas Recomendaciones de la serie V, que reduzca al mnimo el nmero de circuitos de enlace.Recomendacin V.32 (03/93) 5 90180 0270ABDC(Re)(Im)4 2 2 4242411100 1101101110 00001 011001011010001

42、101111000000111 01001 00110 01011 001001110111010111101100100000 01111 00010 01101 000111010010011101011001001000 00101 010101100011111T1702150-93/d03FIGURA 3/V.32Constelacin de seal de 32 puntos con codificacin en rejilla para 9600 bit/s y subconjuntode estados A, B, C y D utilizados a 4800 bit/s y

43、 para el acondicionamientoNOTA Los nmeros binarios representan Y0 Y1 Y2 Q3 Q4 .nn nnnFIGURE 3/V.32.D03 = 12 CM3.9 Condiciones de avera en los circuitos de enlaceVase 7/V.28 en lo que respecta a la asociacin de los tipos de deteccin de averas del receptor.3.9.1 EL DTE interpretar una condicin de aver

44、a en el circuito 107 como un estado ABIERTO utilizando el tipo 1de deteccin de avera.3.9.2 El DCE interpretar una condicin de avera en los circuitos 105 y 108 como un estado ABIERTO utilizandoel tipo 1 de deteccin de avera.3.9.3 Todos los dems circuitos a los que no se hace referencia en los apartad

45、os precedentes podrn utilizar los tipos0 1 de deteccin de avera.4 Aleatorizador y desaleatorizadorSe incluirn en el mdem un aleatorizador/desaleatorizador de sincronizacin automtica. Cada sentido de la transmisinutiliza un aleatorizador distinto. El mtodo de atribucin de los aleatorizadores/desaleat

46、orizadores se describe en 4.1.Conforme al sentido de la transmisin, el polinomio generador es:Polinomio generador del mdem en el modo llamada (GPC) = 1 + x18+ x23, oPolimonio generador del mdem en modo respuesta (GPA) = 1 + x5+ x23En el transmisor, el aleatorizador dividir efectivamente la secuencia

47、 del mensaje de datos por el polinomio generador.Los coeficientes de los cocientes de esa divisin, tomados en orden decreciente, forman la secuencia de datos queaparecer a la salida del aleatorizador. En el receptor, la secuencia de datos recibida se multiplicar por el polinomiogenerador de aleatorizador para recuperar la secuencia del mens

展开阅读全文
相关资源
猜你喜欢
相关搜索

当前位置:首页 > 标准规范 > 国际标准 > 其他

copyright@ 2008-2019 麦多课文库(www.mydoc123.com)网站版权所有
备案/许可证编号:苏ICP备17064731号-1