计算机专业基础综合储存器系统

1、存层次设置的目的是为了提高主存的等效存储容量（D）存储系统层次结构对程序员都是透明的2 存储器的存取周期与存储器的存取时间的关系是( )。
（A）存取周期大于存取时间（B）存取周期等于存取时间（C）存取周期小于存取时间（D）存取周期与存取时间关系不确定3 以下几种存储器中，存取速度最快的是( )。
（A）Cache（B）寄存器（C）内存（D）光盘4 属于易失性存储器的是( )。
（A）E 2PROM（B） Cache（C） Flash Memory（D）CD-ROM5 虚拟存储器理论上的最大容量取决于( )。
（A）辅存容量（B）主存容量（C）虚地址长度（D）实地址长度6 下列存储保护方案中，不是针对“地址越界” 访存违例的是 ( )。
（A）界限保护（B）键保护（C）环保护（D）设置访问权限位7 下列关于 DRAM 刷新的说法中，错误的是( )。
（A）刷新是指对 DRAM 中的存储电容重新充电（B）刷新是通过对存储单元进行“读但不输出数据 ”的操作来实现（C）由于 DRAM。
内部设有专门的刷新电路，所以访存期间允许进行刷新-（D）刷新期间不允许访存，这段时间称为“访存死区(也叫死时。

2、构成，而高速缓存只能由 SRAM 构成与 SRAM 相比，DRAM 由于需要刷新，所以功耗较高（A）、和（B） 、和（C） 、和（D）、和2 某机字长 32 位，主存容量 1 MB，按字编址，块长 512 B，Cache 共可存放 16 个块，采用直接映射方式，则 Cache 地址长度为( )。
（A）11 位（B） 13 位（C） 18 位（D）20 位3 在 Cache 和主存构成的两级存储体系中，Cache 的存取时间是 100ns，主存的存取时间是 1000ns。
如果希望有效(平均)存取时间不超过(；ache 存取时间的 15，则 Cache 的命中率至少应为( )。
（A）90（B） 98（C） 95（D）994 下列关于 Cache 写策略的论述中，错误的是( )。
（A）全写法(写直达法) 充分保证 Cache 与主存的一致性（B）采用全写法时，不需要为 Cache 行设置“脏位修改位”（C）写回法(回写法)降低了主存带宽需求(即减少了 Cache 与主存之间的通信量)（D）多处理器系统通常采用写回法5 假定用若干个 8K。

3、存层次设置的目的是为了提高主存的等效存储容量（D）存储系统层次结构对程序员都是透明的2 存储器的存取周期与存储器的存取时间的关系是( )。
（A）存取周期大于存取时间（B）存取周期等于存取时间（C）存取周期小于存取时间（D）存取周期与存取时间关系不确定3 以下几种存储器中，存取速度最快的是( )。
（A）Cache（B）寄存器（C）内存（D）光盘4 属于易失性存储器的是( )。
（A）E 2PROM（B） Cache（C） Flash Memory（D）CD-ROM5 虚拟存储器理论上的最大容量取决于( )。
（A）辅存容量（B）主存容量（C）虚地址长度（D）实地址长度6 下列存储保护方案中，不是针对“地址越界” 访存违例的是 ( )。
（A）界限保护（B）键保护（C）环保护（D）设置访问权限位7 下列关于 DRAM 刷新的说法中，错误的是( )。
（A）刷新是指对 DRAM 中的存储电容重新充电（B）刷新是通过对存储单元进行“读但不输出数据 ”的操作来实现（C）由于 DRAM 内部设有专门的刷新电路，所以访存期间允许进行刷新（D）刷新期间不允许访存，这段时间称为“访存死区(也叫死时间。

4、下，存储字长变长，相联存储器的访问速度下降2 下列关于 DRAM 和 SRAM 的说法中，错误的是 ( )。
ISRAM 不是易失性存储器，而 DRAM 是易失性存储器DRAM 比 SRAM 集成度更高，因此读写速度也更快主存只能由 DRAM 构成，而高速缓存只能由 SRAM 构成与 SRAM 相比，DRAM 由于需要刷新，所以功耗较高（A）、和（B） I、和（C） I、和（D）I、和3 某机字长 32 位，主存容量 1 MB，按字编址，块长 512 B，Cache 共可存放 16 个块，采用直接映射方式，则 Cache 地址长度为( )。
（A）11 位（B） 13 位（C） 18 位（D）20 位4 在 Cache 和主存构成的两级存储体系中，Cache 的存取时间是 100 ns，主存的存取时间是 1 000 ns。
如果希望有效(平均)存取时间不超过 Cache 存取时间的 15，则 Cache 的命中率至少应为( )。
（A）90（B） 98（C） 95（D）995 下列关于 Cache 写策略的论述中，错误的是( )。
（A）全写。

5、度（C）主存一辅存层次设置的目的是为了提高主存的等效存储容量（D）存储系统层次结构对程序员都是透明的2 存储器的存取周期与存储器的存取时间的关系是( )。
（A）存取周期大于存取时间（B）存取周期等于存取时间（C）存取周期小于存取时间（D）存取周期与存取时间关系不确定3 以下几种存储器中，存取速度最快的是( )。
（A）Cache（B）寄存器（C）内存（D）光盘4 属于易失性存储器的是( )。
（A）E!PROM（B） Cache（C） Flash Memory（D）CD-ROM5 虚拟存储器理论上的最大容量取决于( )。
（A）辅存容量（B）主存容量（C）虚地址长度（D）实地址长度6 下列存储保护方案中，不是针对“地址越界” 访存违例的是 ( )。
（A）界限保护（B）键保护（C）环保护（D）设置访问权限位7 下列关于 DRAM 刷新的说法中，错误的是( )。
（A）刷新是指对 DRAM 中的存储电容重新充电（B）刷新是通过对存储单元进行“读但不输出数据 ”的操作来实现（C）由于 DRAM 内部设有专门的刷新电路，所以访存期间允许进行刷新（D）刷新期间不允许访存，这段时间称为“访存死。

6、由 DRAM 构成，而高速缓存只能由 SRAM 构成与 SRAM 相比，DRAM 由于需要刷新，所以功耗较高（A）、和（B） I、和（C） I、和（D）I、和2 某机字长 32 位，主存容量 1 MB，按字编址，块长 512 B，Cache 共可存放 16 个块，采用直接映射方式，则 Cache 地址长度为( )。
（A）11 位（B） 13 位（C） 18 位（D）20 位3 在 Cache 和主存构成的两级存储体系中，Cache 的存取时间是 100 ns，主存的存取时间是 1 000 ns。
如果希望有效(平均)存取时间不超过 Cache 存取时间的 15，则 Cache 的命中率至少应为( )。
（A）90（B） 98（C） 95（D）994 下列关于 Cache 写策略的论述中，错误的是( )。
（A）全写法(写直达法) 充分保证 Cache 与主存的一致性（B）采用全写法时，不需要为 Cache 行设置“脏位修改位”（C）写回法(回写法)降低了主存带宽需求(即减少了 Cache 与主存之间的通信量)（D）多处理器系统通常采用写回法5 假定。

7、2.下列关于存储系统层次结构的说法中，不正确的是( )。
（分数：2.00）A.存储层次结构中，离 CPU越近的存储器速度越快，价格越贵，容量越小B.Cache-主存层次设置的目的是为了提高主存的等效访问速度C.主存一辅存层次设置的目的是为了提高主存的等效存储容量D.存储系统层次结构对程序员都是透明的3.存储器的存取周期与存储器的存取时间的关系是( )。
（分数：2.00）A.存取周期大于存取时间B.存取周期等于存取时间C.存取周期小于存取时间D.存取周期与存取时间关系不确定4.以下几种存储器中，存取速度最快的是( )。
（分数：2.00）A.CacheB.寄存器C.内存D.光盘5.属于易失性存储器的是( )。
（分数：2.00）A.E 2 PROMB.CacheC.Flash MemoryD.CD-ROM6.虚拟存储器理论上的最大容量取决于( )。
（分数：2.00）A.辅存容量B.主存容量C.虚地址长度D.实地址长度7.下列存储保护方案中，不是针对“地址越界”访存违例的是( )。
（分数：2.00）A.界限保护B.键保护C.环保护D.设置访问权限位8.下。

8、2.下列关于 DRAM 和 SRAM 的说法中，错误的是( )。
ISRAM 不是易失性存储器，而 DRAM 是易失性存储器 DRAM 比 SRAM 集成度更高，因此读写速度也更快 主存只能由 DRAM 构成，而高速缓存只能由SRAM 构成 与 SRAM 相比，DRAM 由于需要刷新，所以功耗较高（分数：2.00）A.、和B.I、和C.I、和D.I、和3.某机字长 32 位，主存容量 1 MB，按字编址，块长 512 B，Cache 共可存放 16 个块，采用直接映射方式，则 Cache 地址长度为( )。
（分数：2.00）A.11 位B.13 位C.18 位D.20 位4.在 Cache 和主存构成的两级存储体系中，Cache 的存取时间是 100 ns，主存的存取时间是 1 000 ns。
如果希望有效(平均)存取时间不超过 Cache 存取时间的 15，则 Cache 的命中率至少应为( )。
（分数：2.00）A.90B.98C.95D.995.下列关于 Cache 写策略的论述。