1、综合模拟试卷 2 及答案与解析一、名词解释题1 程序公正2 同等原则3 当事人4 民事诉讼模式5 当事人能力6 普通共同诉讼7 民事诉讼处分原则8 变更之诉9 陪审制度10 诉讼代表人11 延期审理12 民事抗诉13 民事诉讼的督促程序14 反诉二、简答题15 简述非涉外民事诉讼协议管辖的适用条件。16 民事诉讼中的强制措施与刑事诉讼中的强制措施有何区别?17 简述普通程序的特点。18 举例说明什么是无独立请求权的第三人，并简述其特征。19 简述移送管辖与管辖权转移的区别。20 简述诉讼权利平等原则的主要内容。21 简述民事诉讼中的诚实信用原则。22 简述民事诉讼证据的证明对象。23 简述法院
2、调解及其应遵守的原则。24 什么是“法律真实 ”?如何理解民事诉讼中证明标准的盖然性原则?25 依照我国民事诉讼法及相关司法解释，在哪些情况下，受诉法院可以按照缺席审判处理?26 简述先予执行的条件。27 确定涉外民事诉讼管辖的原则。三、论述题28 试论民事诉讼的目的。29 论第二审程序与第一审程序之间的关系。30 论民事诉讼中的公开审判制度。综合模拟试卷 2 答案与解析一、单项选择题下列各题的备选答案中，只有一个是符合题意的。1 【正确答案】 c【试题解析】 80H 的二进制形式为 1 000 0000； -127 的二进制原码表示为 1 111 1111。求反码是符号位不变，数值位取反。【
3、知识模块】 计算机的运算方法2 【正确答案】 A【试题解析】 在定点机中，正常情况下溢出是不允许的，所以当运算结果发生溢出时表示出错，应当进行中断处理，输出错误信息。【知识模块】 计算机的运算方法3 【正确答案】 D【试题解析】 两个浮点数相加减，第一步需要比较阶码大小，使小阶向大阶看齐(称为“ 对阶”)，即小阶的尾数向右移位(相当于小数点左移)，每右移一位，其阶码加 1，直到阶码相等，右移的位数等于阶差。题中阶差=97=2 ，所以，阶码值较小的浮点数的小数点需左移 2 位。【知识模块】 计算机的运算方法4 【正确答案】 C【试题解析】 FLASHMEMORY 闪存的改写速度比 EPROM 的
4、速度快 10 倍以上，但比 RAM 的速度要慢得多，而 RAM 按存储原理的不同，分为 SRAM 和DRAM，其中， DRAM 由于采用等效电容存储信息，需要一个充放电过程，所以速度比 SRAM 要慢。因此正确答案为 C。【知识模块】 存储器5 【正确答案】 D【试题解析】 静态 RAM 属于随机存取存储器，存储的信息即可随时读取，也可随时写入。它依靠触发器存储信息，所以断电后，触发器不能工作，所存储的信息全部丢失，并且由于触发器是双稳态器件，所以存储信息不需刷新。【知识模块】 存储器6 【正确答案】 B【试题解析】 DRAM 的数据一般是很少的，地址线采用分时复用，即分两次输入，可以提高集成
5、度，降低封装成本。【知识模块】 存储器7 【正确答案】 C【试题解析】 Cache 是一种介于 CPU 与主存之间的高速小容量的存储器，所以A 不对。如果访问 Cache 不命中，则根据不同的替换策略进行替换，根据程序访问的局部性原理，最近被访问的数据块，在近期又可能被访问到，所以最近被访问过的数据块应该要避免被替换，这样能使命中率较高，答案 B 不符合程序局部性理论，常用的 Cache 替换方式是 LRU。对于如何保持 Cache 块内写入的信息与被映射的主存块内信息完全的一致，有两种方法：写直达法和写回法。其中，写直达法能保证主存和 Cache 的数据时刻一致，但增加了访存次数，速度较慢；
6、而写回法只有当 Cache 块被替换时才将修改过的 Cache 块写回主存，所以在此之前的一小段时期两者信息是不一致的，故选项 D 不正确。采用排除法，可知选项 C 正确。【知识模块】 存储器8 【正确答案】 C【试题解析】 相对寻址通过将形式地址与程序计数器 Pc 的内容相加得到有效地址，即 EA=A+(PC)；又机器字长 16 位，主存按字节编址，故该转移指令取出后的PC 值为 2000H+2=2002H；所以该转移指令成功后的目标地址为06H+2002H=2008H，选 C。【知识模块】 指令系统9 【正确答案】 c【试题解析】 一条机器指令可以分解为许多基本的微命令序列，当机器运行时，
7、一条又一条地读出这些微指令，从而产生全机所需要的各种操作控制信号，使相应部件执行所规定的操作。【知识模块】 CPU 的结构和功能10 【正确答案】 B【试题解析】 本题主要考查系统总线功能及各组成的功能。系统总线又称内总线或板级总线。因为该总线是用来连接微机各功能部件而构成一个完整计算机系统的，所以称之为系统总线。系统总线是微机系统中最重要的总线。 系统总线上传送的信息包括数据信息、地址信息、控制信息，因此，系统总线包含有三种不同功能的总线，即数据总线 DB、地址总线 AB 和控制总线 CB。 数据总线 DB 用于传送数据信息。数据总线是双向三态形式的总线，即它既可以把 CPU 的数据传送到存
8、储器或 IO 接口等其他部件，也可以将其他部件的数据传送到 CPU。数据总线的位数是微型计算机的一个重要指标，通常与微处理器的字长相一致。例如，Intel 8086 微处理器字长 16 位，其数据总线宽度也是 16 位。需要指出的是，数据的含义是广义的，它可以是真正的数据，也可以是指令代码或状态信息，有时甚至是一个控制信息，因此，在实际工作中，数据总线上传送的并不一定仅仅是真正意义上的数据。 地址总线 AB 是专门用来传送地址的，由于地址只能从 CPU 传向外部存储器或 IO 端口，所以地址总线总是单向三态的，这与数据总线不同。地址总线的位数决定了 CPU 可直接寻址的内存空间大小，比如 8
9、位微型机的地址总线为 16位，则其最大可寻址空间为 2一 64KB，16 位微型机的地址总线为 20 位，其可寻址空间为 220=1MB。一般来说，若地址总线为 n 位，则可寻址空间为 2n 字节。 控制总线 CB 用来传送控制信号和时序信号。控制信号中，有的是微处理器送往存储器和 IO 接口电路的，如读写信号、片选信号、中断响应信号等；也有的是其他部件反馈给 CPU 的，比如：中断申请信号、复位信号、总线请求信号、限备就绪信号等。因此，控制总线的传送方向由具体控制信号而定，一般是双向的，控制总线的位数要根据系统的实际控制需要而定。实际上控制总线的具体情况主要取决于 CPU。【知识模块】 系统
10、总线11 【正确答案】 D【试题解析】 Cache 的命中率=命中次数总访存次数 =(1 00050)50*100=95。【知识模块】 存储器12 【正确答案】 B【试题解析】 直接映象方式是一种多对一的映射关系，但一个主存块只能拷贝到C；ache 的一个特定块位置上去，主存的块号 i 和 Cache 的块号存在函数关系：j=i mod m，其中 m 为 Cache 的总块数。据题意， m=256，所以 j=i(mod 256)。【知识模块】 存储器13 【正确答案】 C【试题解析】 冯.诺依曼计算机中根据指令周期的不同阶段来区分从存储器取出的是指令还是数据：取指周期取出的指令；执行周期取出的
11、是数据。此外，也可根据取数和取指令时的地址来源也不同来区分：指令地址来源于程序计数器 PC；数据地址来源于地址形成部件。【知识模块】 计算机系统概论二、判断题请判断下列各题正误。14 【正确答案】 B【试题解析】 说法片面、绝对。MIPS 是指每秒执行的指令条数，并不能完全决定计算机的速度。影响计算机速度的因素有很多方面，例如有内存大小、页面大小等因素。【知识模块】 计算机系统概论15 【正确答案】 B【试题解析】 IEEE 754 是计算机中的表示二进制浮点数的标准。【知识模块】 计算机的运算方法16 【正确答案】 A【试题解析】 动态 RAM 的集成度远高于静态 RAM，动态的基本单元电路
12、为一个 MOs 管，静态 RAM 的基本单元电路为 6 个 MOS 管；动态 RAM 的价格仅为静态 RAM 的 14；动态 RAM 行、列地址按先后顺序传输送，减少了芯片引脚，封装尺寸也减少。【知识模块】 存储器17 【正确答案】 A【试题解析】 RISC 的主要特点：指令总数较少 (一般不超过 100 条) ；基本寻址方式种类少(一般限制在 23 种) ；指令格式少 (一般限制在 23 种) ，而且长度一致；除取数和存数指令 (LoadStore)外，大部分指令在单周期内完成；只有取数和存数指令能够访问存储器，其余指令的操作只限于在寄存器之间进行；CPU 中通用寄存器的数目应相当多(32
13、个以上，有的可达上千个 )；为提高指令执行速度，绝大多数采用硬联线控制实现，不用或少用微程序控制实现；采用优化的编译技术，力求以简单的方式支持高级语言。【知识模块】 指令系统三、填空题请完成下列各题，在各题的空处填入恰当的答案。18 【正确答案】 时序发生器、指令寄存器、指令译码器、地址寄存器、操作控制器【试题解析】 控制器是由程序计数器、指令寄存器、指令译码器、时序发生器和操作控制器组成，它是发布命令的“决策机构”，即完成协调和指挥整个计算机系统的操作。【知识模块】 计算机系统概论19 【正确答案】 (1)取指周期 FT：MIR，PC+1PC取源操作数周期 ST：SPMAR，MMDRC，SP
14、+1SP取目的操作数周期 DT：R0MAR执行周期 ET：CMDR，MDRM ，PCMAR(2)取指周期 FI：MIR IR 的内容为 PC+1PC PC 的内容为 执行周期 ET：PCVM AR MAR 的内容为 MMDRC C 的内容为 PC+CPC MAR 的内容为 【知识模块】 计算机系统概论20 【正确答案】 1100【试题解析】 2421 是一种有权的 BCD 码，又是一种对 09 的自补码，不允许出现 01011010。【知识模块】 计算机的运算方法21 【正确答案】 111111【试题解析】 因为 6 位补码最高位为符号位，设置为 1，其余 5 位数值位为对-1的绝对值取反加
15、1，所以为 111111。【知识模块】 计算机的运算方法22 【正确答案】 B 的尾数；E B【试题解析】 对阶的目的是使两操作数的小数点位置对齐，按小阶向大阶对齐的原则，使阶小的尾数向右移位，每移一位，阶码加一，直到两操作数的阶码相等为止。【知识模块】 计算机的运算方法23 【正确答案】 (-2 -12 -9)2-32【试题解析】 在尾数用补码来表示时，规格化浮点数应满足尾数最高数位与符号位不同。最小的负规格化浮点数是当尾数为-1，阶码为最大时所表示的数，即为12 31 最大的负规格化浮点数是当尾数为负的最大，阶码为最小时所表示的数，由于要满足尾数最高数位与符号位不同，故为(2 -12 9
16、)2-32。【知识模块】 计算机的运算方法24 【正确答案】 直接【试题解析】 第二个源操作数是放在一个默认的寄存器中，通常称为累加器。为零地址指令时，通常采用堆栈寻址。【知识模块】 指令系统25 【正确答案】 16 片 5 片【试题解析】 74181 芯片是 4 位 ALU 电路，其 4 位进位是同时产生的，要完成64 位运算，需要 16 片 74181，使用先行进位的 74182 可以提高运算速度，4 片74182 可以组成双重进位链，要构成全并行的 ALU 还需要增加一片 74182，共 5片 74182。【知识模块】 CPU 的结构和功能26 【正确答案】 数据缓冲 数据格式变换 CP
17、U 与 IO 之间的通信控制【知识模块】 输入输出系统27 【正确答案】 程序计数器(PC) 状态计数器 主存或堆栈【知识模块】 输入输出系统四、简答题28 【正确答案】 在取指周期中从内存读出的信息流是指令流，它流向控制器；而在执行器周期中从内存读出的信息流是数据流，它由内存流向运算器。【知识模块】 计算机系统概论29 【正确答案】 因为“0” 的表示唯一，32 位补码中用二进制数的 32 个 0 来表示“0”，其中符号位为 0，相当于将 “0”表示成了正零，这样，最高位为 0(即正数)的32 位二进制编码就只剩下 2311 个数，而最高位为 1(即负数)的编码还有 231 个，所以最大的正
18、数是 2311，而最小的负数是2 31，比正数多一个。最大的正整数2311 写成二进制代码是：7F FF FF FFH，而2 31 是：80 00 00 00H。【知识模块】 计算机的运算方法30 【正确答案】 动态存储器依靠电容电荷存储信息，时间一长，电荷可能泄放，需定期向电容补充电荷，即刷新。采用异步刷新方式：将所有刷新周期分散安排在2ms 内。【知识模块】 存储器31 【正确答案】 由题意可知，双操作数操作码应占 4 位，单操作数操作码应占 10位，无操作数操作码应占 16 位。双操作数指令有 M 条，无操作数指令有 N 条，则单操作数指令最多可能有 210-M26-N2 6条。【知识模
19、块】 指令系统32 【正确答案】 采用变址方式时，EA=2000H+030AH+3FH=2349H；采用相对编址方式时，EA=2800H+3FH=283FH 。【知识模块】 指令系统33 【正确答案】 链式查询方式如图 132 所示。 图中控制总线有 3 根用于总线控制(总线请求 BS、总线忙 BR、总线同意 BG)，其中，总线同意信号 BG 是串行地从一个 IO 接口到下一个接口。如果 BG 到达的接口有总线请求，BG 信号就不再往下传，意味着该接口获得了总线的使用权，并建立总线忙 BS，表示占用了总线。因此，在查询链中，离总线控制器部件最近的设备具有最高的优先级。这种方式的特点是：只需要很
20、少的几根就可以按照一定的优先级顺序实现总线控制，并且很容易扩充设备，单对电路故障很敏感。【试题解析】 本题主要考查总线仲裁方式，总线的仲裁方式有集中式仲裁和分布式仲裁。本题把重点考查放在了链式查询方式上了，这就要求考生不能忽视每一个知识点。【知识模块】 系统总线34 【正确答案】 149ms。【试题解析】 (1)先判断是否需要换道，1KB 数据是否需要存储到多个磁道上。 7 200rmin=120rs；因为传输速率为 10Ms，故每转容量为：10M120=112(Mr)，故 1KB 数据只要在一个磁道上就能存储下了，无须换道。(2)写数据时间一磁盘启动时间+磁盘寻道时间+数据传输时间，故写 1
21、KB 数据的时间为：2ms+12ms+1(KB)10(Ms)=149ms。【知识模块】 输入输出系统35 【正确答案】 2185 秒。【试题解析】 CPU 速度提高 50，就意味着单位时间内执行的指令数量增加了50，也就是说，执行每条指令的时间变为原来的 23，因此 5 年后执行每条指令的时间变为原来的(23) 5。 所以，CPU 的执行时间缩短为 90(23) 5=1185秒，而 IO 的时间不变，还是 10 秒，二者加在一起是 2185 秒。【知识模块】 输入输出系统五、解答题36 【正确答案】 11010 1010 0101 0011；无溢出。【试题解析】 00000 0000 1100
22、 1100(CCH) 所以无溢出。【知识模块】 计算机的运算方法37 【正确答案】 (1)假设浮点数阶码 4 位，尾数 8 位，都包含符号位，阶码用原码，尾数用补码，则 X 和 Y 的浮点数分别为： x 浮 =1 010，0 1001100， Y 补 =1 001，1 0010100。 (2) 求 X+Y 的过程如下： a求阶差并对阶： E=EXEY=1 001 即E 为1，X 的阶码小，应使 X 的尾数向右移 1 位，E X 加 1， X=1 001，0 0100110(0) 其中 (0)表示右移 1 位后移出的最低一位数。 b尾数求和： c规格化处理： 尾数运算结果的符号位为 1，最高数值
23、位为(0)，表示已符合尾数规格化要求。 d舍入处理：采用 0 舍 1 入法处理，由于过程中移出的是 0，所以结果不变。 e判溢出： 两异号数相加，不可能溢出 故X+Y 浮 =1 001，1 0111010，即 X+Y=-00100011 求 XY 的过程如下： a求阶差并对阶：E=EXEY=1 001 即E 为1，X 的阶码小，应使 X 的尾数向右移 1 位，E X 加1， X=1 001，00100110(0) 其中(0)表示右移 1 位后移出的最低一位数。 b尾数求差： c规格化处理： 尾数运算中，符号位有借位，而最高数值位没有借位，表明尾数溢出，即求和结果的绝对值大于 1，需要将尾数右移
24、实现规格化表示，结果为 01001001，阶码加 1，为 0000。 d舍入处理： 采用 0 舍 1入法处理，由于过程中移出的都是 0，所以结果不变。 e判溢出： 阶码没有溢出。故X Y浮 =0 000，0 1001001 ，即 XY=01001001【知识模块】 计算机的运算方法38 【正确答案】 存储器扩展图如图 104 所示。 【试题解析】 根据题意，共需要 SRAM 芯片 64K1616K8=8(片)，假设芯片的片选控制信号为 CS，因此容易画出扩展图。【知识模块】 存储器39 【正确答案】 (1)8 片；2 片 (2) 连接示意图如图 10 一 6 所示。 【试题解析】 (1)对应上
25、述空间，可知 ROM 的容量为 16KB，RAM 的容量为32KB， ROM 芯片：16K8 位8K8 位=2 片；RAM 芯片：32K8 位4K8 位=8 片。 (2)由于 CPu 的地址线为 A15A 0，存储芯片最大的容量为 8KB，故选择最高 3 位 A15A 13 作为译码器的输入，译码器的输出再作为各芯片的片选信号。根据地址范围的要求，译码器输出和用于 ROM 芯片；RAM 芯片容量为4KB(A0A 11)，故还必须用译码器的输出和 A12 地址线经过逻辑或门后再作为芯片的片选信号。经分析，RAM 的地址范围是 8000HFFFFH，故使用译码器的输出Y4Y 7，它们分别与 A12
26、 或者 A12 经过或门后选中 RAM 芯片。【知识模块】 存储器40 【正确答案】 多级页表的设计： 将页表 228 分页，228216=216 个表项，每个表项 4B，则为 218=128KB。将 128KB 再分页，为 218212=26 个表项，每个表项 4B，则占用 28=128Bo 至此已经很小了，不用再分了。故此多级页表为二级页表。二级页表示意图如图 10 一 11 所示： 【试题解析】 如果页面大小仍采用 4KB 即 212B，那么还剩下 36 位，假定仍按物理块的大小(212 位) 来划分页表，则将余下的用于外层页号。有 48 位虚拟地址，页面为 4KB(212)，那么 24
27、8 的虚地址空间由 64 MB(226)个页组成。若以每个页表项占用 4 个字节计算，则需要占用 128 MB (228)连续内存空间存放页表。这样的结果显然是不能令人接受的，因此必须采用多级页表，将外层页表再进行分页。【知识模块】 存储器41 【正确答案】 (1)5472H；(2)0038H；(3)3549H；(4)679AH。【试题解析】 (1)8341H=(1000001101000001)2。 X=11，相对址，D=41H ， 有效地址 E=(PC)+D=5431H+41H=5472H。 (2)1438H=(0001010000111000) 2 X=00，直接寻址，D=38H， 有效
28、地址 E=D=0038H。 (3)8134H=(1000000100110100) 2 X=01，用变址寄存器 RXl 寻址，D=34H， 有效地址 E=(RXl)+D=3515H+34H=3549H。 (4)6228H=(0110001000101000)2 X=10，用变址寄存器 RX2 寻址，D=28H ， 有效地址 E=(RX2)+D=6766H+34H=679AH。【知识模块】 指令系统42 【正确答案】 CPU 响应中断的示意图如图 14-6 所示： 【知识模块】 输入输出系统43 【正确答案】 240KB；144MHz【试题解析】 显示 RAM 容量为： 800600log 216=240KB 视频脉冲的频率是： 80060030=144Mtz【知识模块】 输入输出系统
