[考研类试卷]综合练习试卷115及答案与解析.doc

上传人:proposalcash356 文档编号:849120 上传时间:2019-02-22 格式:DOC 页数:15 大小:393.50KB
下载 相关 举报
[考研类试卷]综合练习试卷115及答案与解析.doc_第1页
第1页 / 共15页
[考研类试卷]综合练习试卷115及答案与解析.doc_第2页
第2页 / 共15页
[考研类试卷]综合练习试卷115及答案与解析.doc_第3页
第3页 / 共15页
[考研类试卷]综合练习试卷115及答案与解析.doc_第4页
第4页 / 共15页
[考研类试卷]综合练习试卷115及答案与解析.doc_第5页
第5页 / 共15页
点击查看更多>>
资源描述

1、综合练习试卷 115 及答案与解析一、单项选择题0 PCxT 机和 PCAT 机完成软盘 DMA 传输前,若通道 2 的初始化过程 DMA一 SETUP 返回标志 CF=1,则意味着( ) 。(A)8237A 芯片故障 (B)本次传输地址超过 64 KB 地址段(C)通道 2 被屏蔽(D)本次传输量超过 64 KB0 设 8259A 当前最高优先级为 IR5,若想该请求变为下一循环的最低优先级,则输出 OCW2 的数据格式是( )。(A)10l00101 B (B) 1l100000B(C) 01 100101 B (D)10l00000B1 在定点机中执行算术运算时会产生溢出,其原因是( )

2、。(A)主存容量不够(B)操作数过大(C)操作数地址过大(D)运算结果无法表示2 主存储器和 CPU 之间增加 Cache 的目的是( ) 。(A)解决 CPU 和主存储器之间的速度匹配问题(B)扩大主存储器的容量(C)扩大 CPU 卢通用寄存器的数量(D)既扩大主存容量又扩大 CPU 中通用寄存器的数量3 二进制数 11001011 等于十进制的_。(A)395(B) 203(C) 204(D)3944 通常一地址格式的算术运算指令,另一个操作数隐含在_中。(A)累加器(B)通用寄存器(C)操作数寄存器5 系统总线中控制线的功能是( )。(A)提供主存、IO 接口设备的控制信号和响应信号(B

3、)提供数据信息(C)提供时序信号(D)提供主存、IO 接口设备的响应信号6 计算机系统的输入输出接口是( )之间的交接界面。(A)主机和外围设备(B) CPU 和存储器(C)存储器和外围设备(D)CPU 与 PCI 总线交换信息二、判断题7 DMA 方式常用于 CPU 与外部设备之间的信息传送。( )(A)正确(B)错误8 在异步总线中,传送操作由 CPU 控制。( )(A)正确(B)错误9 微指令周期是指从主存中读取并执行一条机器指令所用的时间。( )(A)正确(B)错误10 采用虚拟存储技术的主要目的是为了提高 CPU 访问存储器的速度。( )(A)正确(B)错误11 在中断系统中,各种中

4、断源的中断请求优先次序完全由硬件决定,编程无法进行任何改变。( )(A)正确(B)错误12 在补码两位乘比较法运算规则中,要求乘数设两位符号位。( )(A)正确(B)错误13 I O 与内存统一编址方式将 IO 地址看成是主存地址的一部分,占用主存空间。( )(A)正确(B)错误三、简答题14 画出计算机硬件基本组成框图,通过解题过程说明每一功能部件的作用及它们之间的信息流向。15 CPU 的结构如图 51 所示,其中 AC 为累加器,AR 为主存地址寄存器,DR为主存数据寄存器,DR(OP)为 DR 的操作码字段,DR(ADR) 为 DR 的地址码字段,IR 为指令寄存器,Pc 为程序计数器

5、。M 为主存储器。表 51 列出 CPU 控制信号,表 52 列出指令组助记符及其功能,并给出每条指令的操作码。试设计:(1)满足所给条件的微指令格式(直接控制法)。(2)设计表 52 中 6 条指令的微程序流程图,标明每条微指令在控制存储器中的地址。 16 画出实现补码 Booth 算法的运算器框图(假设数值取 n 位) 。要求:(1)指出寄存器和全加器的位数;(2)详细画出最低位全加器的输入电路;(3)指出加和移位的次数;(4)描述 Booth 算法重复加和移位的过程。17 设浮点数字长 16 位,其中阶码 8 位(含 1 位阶符),尾数 8 位(含 1 位数符),阶码采用移码表示,基值为

6、 2,尾数用补码表示,计算:(1)机器数为 7FC0H 的十进制数值;(2)此浮点格式的规格化表示范围。四、分析题18 用 16K8 位的 SRAM 芯片组成 64K16 位的存储器,该存储器按 16 位字编址,画出存储器扩展图。五、设计题19 某机字长为 16 位,数据总线也为 16 位,内存容量 64KB,包含 8 个 16 位通用寄存器 R0R7 。指令系统基本要求是:a128 条双操作指令,且其中必有一操作数是寄存器直接寻址。b另一操作数的寻址方式有 4 种:立即寻址,寄存器直接寻址,寄存器间接寻址,变址寻址。立即数和变址寻址时的位移量为 16 位。c指令长度应满足 16 的倍数,且要

7、求尽量短。(1)列出通常在指令系统格式设计过程中应该考虑的主要因素。(2)给出该机指令系统的设计方案(提示:画出指令格式图,说明指令各字段的位数和含义)。20 21 某机连接 4 台 I0 设备,设备号分别为 0、l、 2、3。其中设备 0 的优先级最高,设备 3 的优先级最低。系统允许多重中断。 1为了动态提高设备 2 和设备 3 的优先级,初始化时应如何设置对应的 4 位屏蔽字?请选择一个正确答案。2若设备 2 的中断请求得到响应,CPU 在设备 2 的中断服务程序中应如何设置新的屏蔽字?请选择一个正确答案。设备号:0、1、2、3屏蔽字:0 0 0 00 0 1 11 1 0 01 1 1

8、 1综合练习试卷 115 答案与解析一、单项选择题0 【试题解析】 B0 【试题解析】 D1 【正确答案】 D2 【正确答案】 A3 【正确答案】 B【知识模块】 综合4 【正确答案】 A【知识模块】 综合5 【正确答案】 A 6 【正确答案】 B二、判断题7 【正确答案】 B8 【正确答案】 B9 【正确答案】 B10 【正确答案】 B11 【正确答案】 A12 【正确答案】 B13 【正确答案】 A三、简答题14 【正确答案】 计算机硬件系统由五大部件组成,如图 13 所示。控制器指挥各部件协调工作;运算器能完成算术运算和逻辑运算;存储器用来存放程序和数据;输入设备可将人们熟悉的信息转换成

9、机器能识别的信息;输出设备可将机器运行结果转换成人们能接受的信息。【知识模块】 综合15 【正确答案】 (1)根据表 51,共有 11 个控制信号,因此微指令控制字段共由11 位组成。顺序控制采用断定方式,判别测试字段为 2 位,下一地址字段为 5 位。5 位地址可提供 CM 的容量为 32 个存储单元,就是说 CM 中可存放 32 条微指令,这足以实现 6 条指令的全部微程序。(2)6 条机器指令的微程序如图 52 所示,图中的每个框表示一条微指令,右上角注明了该微指令在 CM 中的地址(八进制表示) ,其中 P1 测试时,微程序出现 6 路分支,测试条件是指令的操作码。根据操作码的不同,各

10、个指令的微程序入口地址分别10、11、12、13、14、15。在 P2 处,根据标志“AC=0”进行测试,若条件满足,微地址修改为 20,否则保持 00 不变。16 【正确答案】 【知识模块】 综合17 【正确答案】 (1)7FC0H=0111111111000000,十进制数为 2-1(-01) 二 =(-025)十 (2)最大正数为 2127(1-2-7);最小正数为 2-129;最大负数为-2 -128(2-1+2-7);最小负数为-2 127。【知识模块】 综合四、分析题18 【正确答案】 五、设计题19 【正确答案】 20 【正确答案】 21 【正确答案】 1选择答案 ,屏蔽字为 1 1 0 0。2选择答案 ,屏蔽字为 0 0 l 1。

展开阅读全文
相关资源
猜你喜欢
相关搜索

当前位置:首页 > 考试资料 > 大学考试

copyright@ 2008-2019 麦多课文库(www.mydoc123.com)网站版权所有
备案/许可证编号:苏ICP备17064731号-1